找到约 5,359 条结果
www.eeworm.com

这是一种棋.是什么棋呢.大家玩过就知道了

这是一种棋.是什么棋呢.大家玩过就知道了
2015-11-13 20:44:01 下载 141 查看 1,123
www.eeworm.com

知道SMD是什么吗?这个文档可以教会你有关SMD的各种知识

知道SMD是什么吗?这个文档可以教会你有关SMD的各种知识
2014-01-22 04:36:20 下载 197 查看 1,134
www.eeworm.com

到底是什么 我也不清楚 请你们自己去研究吧!

到底是什么 我也不清楚 请你们自己去研究吧!
2014-01-01 12:55:09 下载 193 查看 1,056
www.eeworm.com

30分钟内让你明白正则表达式是什么

30分钟内让你明白正则表达式是什么,并对它有一些基本的了解,让你可以在自己的程序或网页里使用它。
2013-12-25 09:13:08 下载 49 查看 1,078
www.eeworm.com

替代兼容HT1623取代HT1623贴片封装片型号是什么

产品型号:VK0384
产品品牌:VINKA/永嘉微电/永嘉微
封装形式: LQFP64
替代型号:HT1623

2021-01-11 11:23:35 下载 8 查看 91
www.eeworm.com

所用语言是Verilog HDL. 主要用在加法器的设计中。

所用语言是Verilog HDL. 主要用在加法器的设计中。
2015-05-02 00:56:02 下载 135 查看 2,151
www.eeworm.com

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。
2013-11-25 10:44:06 下载 181 查看 1,099
www.eeworm.com

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
2013-12-27 10:26:01 下载 183 查看 1,119
www.eeworm.com

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051
2013-12-21 02:00:06 下载 78 查看 1,651
www.eeworm.com

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件,包括完整的设计文件.V源码,可以做为你的学习及设计参考

2022-01-30 04:30:01 下载 8 查看 9,556
www.eeworm.com

verilog_soft学习资料 verilog_soft学习资料 verilog_soft学习资料

verilog_soft学习资料 verilog_soft学习资料 verilog_soft学习资料
2014-01-21 10:46:10 下载 119 查看 1,151
www.eeworm.com

熟悉verilog,帮助初学者尽快掌握verilog

熟悉verilog,帮助初学者尽快掌握verilog
2014-01-04 17:51:10 下载 132 查看 1,040
www.eeworm.com

数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件

数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件,是学习verilog HDL的很好的参考资料。
2013-12-23 15:25:02 下载 72 查看 1,209
www.eeworm.com

步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过

步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过
2014-01-03 08:50:01 下载 180 查看 1,109
www.eeworm.com

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
2013-12-03 09:47:09 下载 127 查看 1,916
www.eeworm.com

全加器verilog程序

四位全加器verilog源码,简单实用!欢迎下载
2013-05-16 15:20:02 下载 184 查看 1,359
www.eeworm.com

AGC verilog实现

verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。
2013-06-09 01:30:01 下载 31 查看 1,153
www.eeworm.com

jepg verilog example

jepg verilog example
2013-08-22 19:00:01 下载 77 查看 1,076
www.eeworm.com

Cadence guide for verilog

Cadence guide for verilog
2013-09-04 16:30:02 下载 175 查看 1,102
www.eeworm.com

verilog语法入门

很好的入门书
2013-11-04 15:40:01 下载 50 查看 1,088