找到约 6,633 条结果
www.eeworm.com
Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL
2023-06-26 20:50:03
下载 4
查看 9,809
www.eeworm.com
本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统，该系统的实现涉及扩频通信和有关FPGA的相关知识，以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台，目标是实现一个集成度高
2023-09-26 08:10:01
下载 2
查看 2,337
www.eeworm.com
蚁群算法，以及两者的动态结合算法，在对演化算法学习研究后，本文选取遗传算法作为演化算法来实现硬件进化研究，将遗传算法划分为控制模块，初始化模块，选择模块，交叉变异模块，存储模块，随机模块等几大模块并通过VHDL
2023-09-29 18:50:01
下载 10
查看 5,034
www.eeworm.com
依据数字系统的设计方法，分别采用基二按时间抽取FFT算法、基四按时间抽取FFT算法以及FFT兆核函数三种方法利用硬件描述语言(VHSICHardware Description Language，VHDL
2023-10-02 02:00:02
下载 2
查看 6,959
www.eeworm.com
在可重构基核的基础上，将嵌套式遗传算法的染色体串作为进化硬件描述语言，通过转换为相应的VHDL语言描述来实现硬件电路；采用可编程逻辑阵列RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块
2023-10-02 11:10:01
下载 5
查看 6,941
www.eeworm.com
使用VHDL将其核心功能集成，既可以单独使用，也可集成到系统芯片中，并且整个设计紧凑、稳定且可靠，其用途广泛，具有一定的使用价值。
2023-10-02 15:40:02
下载 5
查看 5,946
www.eeworm.com
本文主要研究工作包括：设计和调试基于FPGA的多普勒测频系统的硬件电路；通过对测频算法的研究，采用VHDL语言设计和实现系统的测频算法和其它接口控制程序，并通过软件仿真，测试设计的正确性。
2023-10-05 05:40:02
下载 9
查看 3,345
www.eeworm.com
使用VHDL将其核心功能集成，既可以单独使用，也可集成到系统芯片中，并且整个设计紧凑、稳定且可靠，其用途广泛，具有一定的使用价值。
2024-03-03 22:50:01
下载 1
查看 982
www.eeworm.com
本文主要研究工作包括：设计和调试基于FPGA的多普勒测频系统的硬件电路；通过对测频算法的研究，采用VHDL语言设计和实现系统的测频算法和其它接口控制程序，并通过软件仿真，测试设计的正确性。
2024-03-06 01:00:02
下载 8
查看 4,790
www.eeworm.com
Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL
2024-03-19 19:40:01
下载 9
查看 2,504
www.eeworm.com
协议的.该文的主要内容是以太网MAC的FPGA设计,设计的MAC符合IEEE802.3规范,可以通过MII或RMII连到物理层,并且提供流量控制、统计信息收集、内部寄存器配置等功能.该论文的设计输入是采用VHDL
2013-04-24 16:38:31
下载 153
查看 1,098
www.eeworm.com
在系统设计中，我们综合考虑了系统性能要求，功能实现复杂度与系统资源利用率，选择了并行导频体制、串行滑动相关捕获方式、延迟锁相环跟踪机制、导频信道估计方案和相干解扩方式，并在Quartus软件平台上采用VHDL
2013-06-27 06:10:02
下载 37
查看 1,193
www.eeworm.com
....顺序计数
5.当sel=11时，按5、4、3、2、1、5、4、3、2、1......顺序计数
6.由数码管分别译码显示控制信号和计数状态，分别用3位数码管动态显示；
7.给出VHDL
2013-12-16 21:18:11
下载 95
查看 1,097
www.eeworm.com
利用VHDL语言编写该控制器的相关代码，使用MAXPLUSⅡ对该控制器的数据发送和数据接收进行仿真，并在实验室样机上进行实现。仿真结果和实验结果表明这种点对点高速通信控制器的设计方法是可行的。
2013-11-09 17:24:01
下载 163
查看 1,122
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL
2013-10-20 15:20:01
下载 185
查看 1,086
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL
2013-11-02 16:00:01
下载 125
查看 1,130
www.eeworm.com
该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成
2014-07-27 10:00:01
下载 198
查看 1,117
www.eeworm.com
该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成
2015-10-24 20:25:01
下载 160
查看 1,100
www.eeworm.com
EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写
已完成功能
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2.
2016-03-15 00:50:01
下载 144
查看 1,099
www.eeworm.com
程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号发生器，。完成了软件和硬件的设计，以及实验样机的部分调试。
2017-08-16 00:25:02
下载 33
查看 1,171