可重构FPGA的研究属于EHW的研究范畴，是研究EHW的一种具体的实现方法。信道编码的目的是提高信息传输或通信的可靠性，卷积编码与维特比译码是信道编码中的一种编译码方式。在第三代移动通信系统都将卷积码作为实时要求较高业务的信息纠错编码。 本文是将可重构卷积码的编译码电路的实现作为一类ASR-FPGA的研究目标，根据它的可编程逻辑电路特点，选择一种可编程树的电路模型，并将它作为可重构FPGA电路的基核TA；通过对卷积纠错码的构造原理和电路结构的研究，将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元TB；以TB作为再划分的基本单元，对FPGA进行“格式化”，使TB规则排列在FPGA上，通过对TB的控制端的不同配置来实现纠错码的各个功能单元。在可重构基核的基础上，将嵌套式遗传算法的染色体串作为进化硬件描述语言，通过转换为相应的VHDL语言描述来实现硬件电路；采用可编程逻辑阵列RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块。 在实验方面，利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了卷积纠错码基核单元的可重构模型，进行卷积编码的电路和功能各个模块的仿真。
资源简介：基于matlab的卷积码编码译码程序，内附说明文档
上传时间： 2016-03-03
上传用户：ljmwh2000
资源简介：FPGA实现卷积码的功能 是一个卷积码的编译码过程实现
上传时间： 2014-01-18
上传用户：jjj0202
资源简介：ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一...
上传时间： 2013-07-01
上传用户：myworkpost
资源简介：通信中常用的卷积码信道译码源码程序，matlab 与 c 相结合的方式。
上传时间： 2014-01-24
上传用户：chenlong
资源简介：viterbi译码程序 用来对通信中的卷积码进行译码
上传时间： 2015-06-21
上传用户：VRMMO
资源简介：gsm的卷积码编码和viterbi译码的源码
上传时间： 2015-07-12
上传用户：亚亚娟娟123
资源简介：信道编码中的卷积码的编译码Matlab仿真程序。有资源大家共享才是真的好
上传时间： 2013-12-15
上传用户：zhaiyanzhong
资源简介：基于TI tms320lf2407 DSP 的卷积算法（编译环境CCS2.20)
上传时间： 2015-11-29
上传用户：BOBOniu
资源简介：强烈推荐好用的卷积码编码，维特比译码和软判决，本代码简易可行。
上传时间： 2013-12-24
上传用户：love1314
资源简介：给出了由(2 ,1 ,N) 系列卷积码作为母码产生的punctured 卷积码的编码及其Viterbi 译码的 软件实现方法,从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法,并且为多级 编码分量码的设计提供了条件
上传时间： 2013-11-30
上传用户：zhengzg
资源简介：system view软件实现的卷积码的编码译码过程
上传时间： 2013-12-16
上传用户：zm7516678
资源简介：system view软件实现的卷积码编码译码过程。其中包括了硬判决和软判决两种方法
上传时间： 2014-01-11
上传用户：电子世界
资源简介：传统的卷积码和Turbo码直到今天仍有广泛的应用，但是在信息传输中都有一个明显的缺点,为了克服这个缺点，IEEE802.16d/e中引入了CTC（Convolutional Turbo Code）编码方案,该MATLAB代码完成了CTC码的编码与译码等过程，很有价值的^_^
上传时间： 2016-07-08
上传用户：huangld
资源简介：tailbiting的卷积码的编码和译码，主要是在BWA中实现的。
上传时间： 2014-01-18
上传用户：cc1915
资源简介：一个很好的卷积码编码编码程序（MATLAB）编写，希望队大家有所帮助。
上传时间： 2016-07-27
上传用户：恋天使569
资源简介：一个(k,n,K)的卷积码的维特比译码算法
上传时间： 2016-08-29
上传用户：zhaiye
资源简介：很好的卷积码译码资料，关键字Viterbi 译码算法，BCJR 译码算法
上传时间： 2016-11-07
上传用户：xmsmh
资源简介：IS-95系统中反向业务信道采用接入信道采用（3,1,8）的卷积码，其码率R=1/3，约束长度K=9。提供一种简单的卷积码解码方法。
上传时间： 2016-12-12
上传用户：123456wh
资源简介：matlab编的卷积码的编译码程序,译码算法用的是维特比算法
上传时间： 2017-03-27
上传用户：缥缈
资源简介：能够测试不同码率（1/2,1/3）的卷积码在awgn信道下的性能
上传时间： 2013-12-27
上传用户：gundan
资源简介：经常遇到的问题 计算方法里面的卷积码 ，对你也许很有用
上传时间： 2014-01-01
上传用户：笨小孩
资源简介：在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码...
上传时间： 2013-04-24
上传用户：tedo811
资源简介：在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码...
上传时间： 2013-04-24
上传用户：zhenyushaw
资源简介：数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码...
上传时间： 2013-06-24
上传用户：lingduhanya
资源简介：本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。
上传时间： 2013-06-16
上传用户：zfh920401
资源简介：可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片的快速发展，使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能，这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用这类芯片...
上传时间： 2013-05-24
上传用户：Neoemily
资源简介：DSP和FPGA组成的伺服控制系统能够满足复杂的控制算法要求。通过对TI公司的DSP控制芯片TMS320F2812和ALTERA公司的FPGA芯片EP1C3T144的功能和特点分析，给出了一种基于DSP和FPGA的光电经纬仪伺服控制电路的设计方案。增加了可靠性和精度
上传时间： 2013-10-11
上传用户：奇奇奔奔
资源简介：提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万 门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率 小于10-5的数据传输。
上传时间： 2014-01-05
上传用户：exxxds
资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...
上传时间： 2013-06-24
上传用户：myworkpost
资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...
上传时间： 2013-08-01
上传用户：lili123
