找到约 5,063 条结果
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog
2013-10-20 15:20:01
下载 185
查看 1,086
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog
2013-11-02 16:00:01
下载 125
查看 1,130
www.eeworm.com
单片机是什么？单片机有什么用？单片机与微处理器是什么关系？而CPU呢？MCU呢？
2013-11-22 08:16:01
下载 62
查看 1,069
www.eeworm.com
对CAN 是什么、CAN 的特征、标准规格下的位置分布等、
CAN 的概要及CAN 的协议进行了说明。
2.
2013-10-14 11:00:01
下载 149
查看 1,164
www.eeworm.com
正如有一个陌生人闯入时我们会问“你是什么人”一样，当一个USB设备插入主机时，，它也会问：“你是什么设备”。并接着会问，你使用什么通信协议等等。
2022-09-16 22:20:01
下载 1
查看 3,864
www.eeworm.com
我又是通过这代码来“引玉”，相信看过我编写的黑白棋源代码的人应该知道“引玉”是什么意思。
2015-11-04 10:29:01
下载 56
查看 1,080
www.eeworm.com
这是什么原因呢？[第一段]
2023-05-26 01:00:02
下载 8
查看 4,738
www.eeworm.com
本手册共分为三部分：第一部分分为四章，分别介绍Cadence cdsSpice、virtuoso Editing、Diva和verilog。第二部分主要介绍MEDICI。
2013-09-03 19:00:02
下载 27
查看 1,137
www.eeworm.com
data-rom.v A simple data source for testing
run For those intelligence-challenged who can t run verilog
2014-02-16 06:30:18
下载 163
查看 1,110
www.eeworm.com
本手册共分为三部分：第一部分分为四章，分别介绍Cadence cdsSpice、virtuoso Editing、Diva和verilog。第二部分主要介绍MEDICI。
2016-06-10 00:18:02
下载 56
查看 1,137
www.eeworm.com
MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图
形方式、文字输入方式（AHDL、VHDL和VERILOG）和波形方式输入设计文
件，可以编译并形成各种能够下装到EPROM和各种
2013-12-05 13:56:01
下载 142
查看 1,059
www.eeworm.com
设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元
2013-12-17 05:54:04
下载 196
查看 1,088
www.eeworm.com
附件为Verilog HDL 工程/模块 详细设计报告文档模板，注意文档仅为框架，没有具体事例。
2022-01-07 02:00:02
下载 10
查看 6,978
www.eeworm.com
接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主...
2024-05-19 20:20:01
下载 8
查看 8,301
www.eeworm.com
·摘要： 文章分析了DSP同步串行外设接口的整体结构,以及工作时钟与数据传榆的四种类型,具体讨论寄存器基本单元触发器的改进和利用Verilog语言设计同步串行外设接口的寄存器电路,且给出了寄存器写操作在
2024-09-07 04:30:02
下载 3
查看 6,673
www.eeworm.com
阐述了GPS 相关器的工作原理并用Verilog 硬件描述语言实现的GPS 数字相关器的全部设计,它由控制接口模块
和相关通道组成,并在Modelsim6. 0 下后仿真通过。
2025-02-06 07:50:02
下载 3
查看 1,324
www.eeworm.com
SystemVerilog 语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展
2022-07-01 01:50:02
下载 3
查看 4,009
www.eeworm.com
The entire circuit is designed to be completed by flexible Verilog HDL language，and
verified by Cadence
2024-10-03 08:50:02
下载 5
查看 8,299
www.eeworm.com
ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog
2013-12-21 16:48:02
下载 189
查看 1,145
www.eeworm.com
据此可以用Verilog HDL或VHDL来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.
2016-05-29 00:28:01
下载 184
查看 1,071