找到约 5,063 条结果
www.eeworm.com
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog HDL设计技术和方法，结合DSP算法介绍verilog HdL 设计。
2016-12-16 10:30:01
下载 40
查看 1,141
www.eeworm.com
verilog code
16-bit carry look-ahead adder
output [15:0] sum // 相加總和
output carryout // 進位
input
2014-12-06 00:45:01
下载 147
查看 1,146
www.eeworm.com
《Verilog程序设计》夏宇闻 北京航空航天大学出版社第二版
2014-01-14 11:27:01
下载 153
查看 1,055
www.eeworm.com
采用FPGA实现色彩空间转换R’G’B’ to Y’CbCr的VHDL和verilog源代码,支持xilinx的各种器件.
2013-12-12 23:57:02
下载 87
查看 1,157
www.eeworm.com
VERILOG VERSION PIC16C57
是一个用于FPGA模拟PIC16C57的IP核，有帮助文件，介绍了如何测试使用这个IP核。用VERILOG语言编写的。
2014-01-16 05:31:14
下载 108
查看 1,078
www.eeworm.com
里面包含了多个verilog源代码例子 包括循环码编解码、加法器等等常用的例子
2017-04-18 00:53:02
下载 36
查看 1,258
www.eeworm.com
I2C温度传感器ADT75的控制源码 使用verilog 状态机实现 易入门
2013-12-22 11:51:07
下载 53
查看 1,430
www.eeworm.com
这是我同学在上海交大实习的时候做的一个单片机的verilog代码实现，希望对大家有帮助
2014-01-05 12:48:02
下载 76
查看 1,078
www.eeworm.com
Galois域乘法器的Verilog源码
广泛用于信道编码、计算机代数及椭圆曲线加密等
2017-06-28 00:27:02
下载 25
查看 1,079
www.eeworm.com
lm75A温度数字转换器 FPGA读写实验Verilog逻辑源码Quartus工程文件+文档资料,FPGA为CYCLONE4系列中的EP4CE6E22C8.
2021-10-27 02:30:01
下载 10
查看 5,632
www.eeworm.com
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus
2021-12-18 19:00:01
下载 3
查看 2,910
www.eeworm.com
内附工程word说明
白色代表目标位置，红色代表障碍物，黄色代表箱子，紫色代表推箱者，其中箱子、障碍物和推箱者会用32*30的图片代替，存放在ROM中。游戏开始具有初始画面，游戏设置开始按键，按下开始按键以后进入游戏并启动60s倒计时，在LED数码管上显示，游戏者在60s内将4个箱子全部推放到指定位置则过关，弹出成功画面，否则游戏失败，弹出失败画面。
2022-11-11 20:30:02
下载 10
查看 3,692
www.eeworm.com
开发语言-verilog
2022-11-20 22:20:02
下载 7
查看 3,425
www.eeworm.com
【目录信息】
第一部分 准备程序员考试
第1章 程序员考试指南 1
1.1 程序员考试的形式是什么 2
1.2 考试包含哪些内容 2
1.2.1 声明和访问控制 2
1.2.2 流控制和异常处理
2014-08-06 23:45:02
下载 191
查看 1,106
www.eeworm.com
这是一个好东西，是什么我也不知道，如果你知道是什么，请联系，跟我说一下
2017-11-02 01:18:06
下载 2
查看 58
www.eeworm.com
·IEEE Std 1364-2001 Standard Verilog hardware description language
2013-06-20 04:20:01
下载 144
查看 1,124
www.eeworm.com
verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.
2014-11-21 18:42:27
下载 149
查看 1,070
www.eeworm.com
verilog编写的状态机检测00100序列.
实现 input:...011000010010000...
output:...000000000100100...
2015-07-14 10:08:02
下载 138
查看 1,100
www.eeworm.com
一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.
2014-12-21 21:33:04
下载 28
查看 1,148
www.eeworm.com
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
2016-01-26 00:13:01
下载 64
查看 1,229