1553B编解码程序,Verilog描述.rar 1553B编解码程序,Verilog描述.rar
2022-06-27 23:20:01
下载 7
查看 3,324
使用说明:k1 k2分别是增加两队的分数 K3:重置单节时间 k4:重置24秒违例时间,reset是复位
验证:经过睿智Altera助学FPGA开发板验证
本设计基于Verilog HDL语言来设计密码锁,可以快速、灵活地设计出符合各 种要求的密码锁。
掌握FPGA的设计方法与应用。