Verilog 实现的电话计费器 信号定义：decide： 电话局反馈回来的信号
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的<
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。
VERILOG 代码 包括UART_baudrate UART_rx UART_tx 三个逻辑模块
VERILOG串口 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码，
verilog 程序设计实例 学习基础教程 FPGA教学实验150例程源码
用Verilog写的cordic相位鉴别采用8级的流水线的硬件设计
用Verilog写的cordic相位鉴别，采用8级的流水线的硬件设计，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2022-05-16 08:30:01 下载 1 查看 2,274
MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设
MDIO Verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设
基于FPGA的DS18B20控制程序设计及其Verilog实现
Actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码
Actel A3P250 fpga用VERILOG HDL语言实现串口功能的源代码
