clock.fit.rpt

VHDL实现的电子钟的基本功能

; counter24:u5|count[1]  ; 11      ;
; counter6:u4|count[0]   ; 11      ;
; counter10:u3|count[2]  ; 11      ;
; counter6:u2|count[0]   ; 11      ;
; counter10:u1|count[2]  ; 11      ;
; counter24:u5|count[3]  ; 10      ;
; counter10:u3|count[1]  ; 10      ;
; counter10:u1|count[1]  ; 10      ;
; counter6:u4|count[2]   ; 10      ;
; counter6:u4|count[1]   ; 10      ;
; counter6:u2|count[2]   ; 10      ;
; counter6:u2|count[1]   ; 10      ;
; counter10:u3|count[3]  ; 9       ;
; counter10:u1|count[3]  ; 9       ;
; counter24:u5|count[4]  ; 7       ;
; counter24:u5|count[5]  ; 5       ;
; counter10:u3|c         ; 4       ;
; counter24:u5|Equal1~37 ; 2       ;
; counter24:u5|Equal1~36 ; 2       ;
; counter24:u5|Equal0~29 ; 2       ;
; decoder:u11|Mux0~29    ; 2       ;
; dinh[3]                ; 1       ;
; dinh[2]                ; 1       ;
; dinh[1]                ; 1       ;
; dinh[0]                ; 1       ;
; dinh[4]                ; 1       ;
; dinh[5]                ; 1       ;
; dinm[6]                ; 1       ;
; dinm[5]                ; 1       ;
; dinm[4]                ; 1       ;
; dinm[3]                ; 1       ;
; dinm[2]                ; 1       ;
; dinm[1]                ; 1       ;
; dinm[0]                ; 1       ;
; dins[6]                ; 1       ;
; dins[5]                ; 1       ;
; dins[4]                ; 1       ;
; dins[3]                ; 1       ;
; dins[2]                ; 1       ;
; dins[1]                ; 1       ;
; dins[0]                ; 1       ;
; counter24:u5|Add1~103  ; 1       ;
; counter24:u5|Add0~51   ; 1       ;
; decoder:u10|Mux0~21    ; 1       ;
; decoder:u10|Mux1~21    ; 1       ;
+------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 68 / 1,624 ( 4 % )   ;
; Direct links               ; 17 / 1,930 ( < 1 % ) ;
; Global clocks              ; 4 / 4 ( 100 % )      ;
; LAB clocks                 ; 8 / 56 ( 14 % )      ;
; LUT chains                 ; 2 / 513 ( < 1 % )    ;
; Local interconnects        ; 114 / 1,930 ( 6 % )  ;
; R4s                        ; 90 / 1,472 ( 6 % )   ;
+----------------------------+----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 8.38) ; Number of LABs  (Total = 8) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 1                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 1                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 6                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 8) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 1                           ;
; 1 Async. load                      ; 6                           ;
; 1 Clock                            ; 6                           ;
; 2 Clocks                           ; 1                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 8.38) ; Number of LABs  (Total = 8) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 6                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 8.13) ; Number of LABs  (Total = 8) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 1                           ;
; 7                                               ; 0                           ;
; 8                                               ; 1                           ;
; 9                                               ; 0