my_nor.v

verilog 源代码 抑或门的程序很好用。。。。。。。。

`timescale 1 ns/100 ps
// Version: 8.5 8.5.0.34


module my_nor(
       A,
       B,
       Y
    );
input  A;
input  B;
output Y;

    wire OR2_0_Y, GND_net, VCC_net;
    
    OR2 OR2_0 (.A(A), .B(B), .Y(OR2_0_Y));
    VCC VCC (.Y(VCC_net));
    INV INV_0 (.A(OR2_0_Y), .Y(Y));
    GND GND (.Y(GND_net));
    
endmodule