dm642_syn.hier_info

一个用vHDL语言编的同步程序

|DM642_syn
clk => syn_dm642~reg0.CLK
clk => syn_ir~reg0.CLK
clk => syn_count[0].CLK
clk => syn_count[1].CLK
clk => syn_count[2].CLK
clk => syn_count[3].CLK
clk => syn_count[4].CLK
clk => syn_count[5].CLK
clk => syn_count[6].CLK
clk => syn_count[7].CLK
clk => syn_count[8].CLK
clk => syn_count[9].CLK
clk => syn_count[10].CLK
clk => syn_count[11].CLK
clk => syn_count[12].CLK
clk => syn_count[13].CLK
clk => syn_count[14].CLK
clk => syn_count[15].CLK
clk => syn_count[16].CLK
clk => syn_count[17].CLK
clk => syn_count[18].CLK
clk => syn_count[19].CLK
clk => syn_count[20].CLK
clk => syn_count[21].CLK
syn_ir <= syn_ir~reg0.DB_MAX_OUTPUT_PORT_TYPE
syn_dm642 <= syn_dm642~reg0.DB_MAX_OUTPUT_PORT_TYPE