欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用VHDL编的一个程序
用VHDL编的一个程序
VHDL/FPGA/Verilog
132 K
23 次下载
2013-12-23
资源详细信息
文件格式
压缩包
文件大小
132 K
资源分类
VHDL/FPGA/Verilog
上传者
zm250063191
发布时间
2013-12-23 06:25
下载统计
23
次
所需积分
2 积分
用VHDL编的一个程序 - 资源详细说明
用VHDL编的一个程序,用来控制时钟信号的频率
用VHDL编的一个程序 - 源码文件列表
本资源包含 69 个源码文件
支持在线预览,点击文件名即可查看
1
maoci.sof
查看源码
2
maoci.done
查看源码
3
maoci.qsf
查看源码
4
maoci.vhd
查看源码
5
maoci.pin
查看源码
6
maoci.map.summary
查看源码
7
maoci.pof
查看源码
8
maoci.tan.rpt
查看源码
9
maoci.flow.rpt
查看源码
10
maoci.qws
查看源码
11
maoci.bsf
查看源码
12
maoci.fit.smsg
查看源码
13
maoci.qpf
查看源码
14
maoci.vwf
查看源码
15
maoci.fit.rpt
查看源码
查看完整源码列表 (共 69 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用VHDL编的一个程序
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#时钟控制
#频率控制
#硬件描述语言
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
编的一个程序
用VHDL编的一个程序,用来控制时钟信号的频率...
2013-12-23
23 次
1128 浏览
2
一个用
VHDL
编写的秒表程序
一个用VHDL编写的秒表程序,可用Max+PlusII仿真...
2017-09-07
38 次
1172 浏览
3
用
VHDL
编写的一个LED显示程序
用VHDL编写的一个LED显示程序,展示一种全新的LED设计...
2016-12-24
120 次
1057 浏览
4
一个用
VHDL
语言编的同步程序
一个用VHDL语言编的同步程序,对图像处理人员有帮助哦...
2017-09-21
108 次
1120 浏览
5
是一个用
VHDL
语言编写的pwm程序
是一个用VHDL语言编写的pwm程序,可以方便地用来和nios连接,实现对nios的功能扩展。...
2015-04-04
96 次
1109 浏览
6
用
VHDL
语言编写的一个闹钟程序
用VHDL语言编写的一个闹钟程序,可以整点报时,设置时间,设置闹钟。...
2013-11-29
53 次
1084 浏览
7
用
VHDL
编写的一个电梯控制程序
用VHDL编写的一个电梯控制程序,花了很长时间,应该很不错的...
2014-11-12
174 次
1150 浏览
8
用
VHDL
编写的关于SCAN的一个小程序
用VHDL编写的关于SCAN的一个小程序,希望大家看了后能喜欢,也可以学学哟!...
2013-12-24
168 次
1097 浏览
9
一个
VHDL
编写的时钟的程序
一个VHDL编写的时钟的程序,全部源代码打包上传...
2017-02-26
122 次
1096 浏览
10
一个用
VHDL
语言编写的译码器程序
一个用VHDL语言编写的译码器程序,希望学习的人能够下载学习。...
2013-12-23
150 次
1218 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源