📄 clock.sim.rpt
字号:
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[17] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[17] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[16] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[16] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[15] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[15] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[14] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[14] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[12] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[12] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[11] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[10] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[9] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[8] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1] ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~23 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~23 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~24 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~24 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~25 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~25 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~26 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~26 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~27 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~27 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~28 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~28 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~29 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~29 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~30 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~30 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~31 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~31 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~32 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~32 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~33 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~33 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~34 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~34 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~35 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~35 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~36 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~36 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~37 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~37 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~38 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~38 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~39 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~39 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~40 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~40 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~41 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~41 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~42 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~42 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~43 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~43 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~44 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~44 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~45 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~45 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~46 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~46 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~47 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~47 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~48 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~48 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~49 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~49 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~50 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~50 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~51 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~51 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~52 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~52 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~53 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~53 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~54 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~54 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~55 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~55 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~56 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~56 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~57 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~57 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~58 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~58 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~59 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~59 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~60 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~60 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~61 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~61 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~62 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~62 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~63 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~63 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~64 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~64 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~65 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~65 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~66 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~66 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~67 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~67 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~68 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~68 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~69 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~69 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~70 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~70 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~71 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~71 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~72 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~72 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~73 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~73 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~74 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~74 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~75 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~75 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~76 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~76 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~77 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~77 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~78 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~78 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~79 ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|_~79 ; out0 ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[19] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[19] ; sout ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[18] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[18] ; cout ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[18] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[18] ; sout ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[17] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[17] ; cout ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[17] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[17] ; sout ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[16] ; cout ;
; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] ; |clock|divide:u1|lpm_add_sub:Add0|addcore:adder⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -