📄 plj.sim.rpt
字号:
; |plj|fen:u1|LessThan0~98 ; |plj|fen:u1|LessThan0~98 ; data_out0 ;
; |plj|fen:u1|LessThan0~99 ; |plj|fen:u1|LessThan0~99 ; data_out0 ;
; |plj|pilvji:u2|Equal1~40 ; |plj|pilvji:u2|Equal1~40 ; data_out0 ;
; |plj|pilvji:u2|Equal1~41 ; |plj|pilvji:u2|Equal1~41 ; data_out0 ;
; |plj|pilvji:u2|dian0~24 ; |plj|pilvji:u2|dian0~24 ; data_out0 ;
; |plj|pilvji:u2|Equal2~36 ; |plj|pilvji:u2|Equal2~36 ; data_out0 ;
; |plj|pilvji:u2|c4~336 ; |plj|pilvji:u2|c4~336 ; data_out0 ;
; |plj|pilvji:u2|Equal2~37 ; |plj|pilvji:u2|Equal2~37 ; data_out0 ;
; |plj|pilvji:u2|q2~884 ; |plj|pilvji:u2|q2~884 ; data_out0 ;
; |plj|pilvji:u2|dian0~26 ; |plj|pilvji:u2|dian0~26 ; data_out0 ;
; |plj|pilvji:u2|c3~342 ; |plj|pilvji:u2|c3~342 ; data_out0 ;
; |plj|pilvji:u2|q2~885 ; |plj|pilvji:u2|q2~885 ; data_out0 ;
; |plj|pilvji:u2|q1~884 ; |plj|pilvji:u2|q1~884 ; data_out0 ;
; |plj|pilvji:u2|c1~711 ; |plj|pilvji:u2|c1~711 ; data_out0 ;
; |plj|pilvji:u2|q1~885 ; |plj|pilvji:u2|q1~885 ; data_out0 ;
; |plj|pilvji:u2|q0~876 ; |plj|pilvji:u2|q0~876 ; data_out0 ;
; |plj|pilvji:u2|q0~877 ; |plj|pilvji:u2|q0~877 ; data_out0 ;
; |plj|pilvji:u2|q0~878 ; |plj|pilvji:u2|q0~878 ; data_out0 ;
; |plj|pilvji:u2|q2~887 ; |plj|pilvji:u2|q2~887 ; data_out0 ;
; |plj|pilvji:u2|q2~888 ; |plj|pilvji:u2|q2~888 ; data_out0 ;
; |plj|pilvji:u2|q1~887 ; |plj|pilvji:u2|q1~887 ; data_out0 ;
; |plj|pilvji:u2|q1~888 ; |plj|pilvji:u2|q1~888 ; data_out0 ;
; |plj|pilvji:u2|q0~880 ; |plj|pilvji:u2|q0~880 ; data_out0 ;
; |plj|pilvji:u2|q0~881 ; |plj|pilvji:u2|q0~881 ; data_out0 ;
; |plj|pilvji:u2|q3~1258 ; |plj|pilvji:u2|q3~1258 ; data_out0 ;
; |plj|pilvji:u2|q3~1259 ; |plj|pilvji:u2|q3~1259 ; data_out0 ;
; |plj|pilvji:u2|q3~1260 ; |plj|pilvji:u2|q3~1260 ; data_out0 ;
; |plj|pilvji:u2|q1~890 ; |plj|pilvji:u2|q1~890 ; data_out0 ;
; |plj|pilvji:u2|q1~891 ; |plj|pilvji:u2|q1~891 ; data_out0 ;
; |plj|pilvji:u2|q2~890 ; |plj|pilvji:u2|q2~890 ; data_out0 ;
; |plj|pilvji:u2|q2~891 ; |plj|pilvji:u2|q2~891 ; data_out0 ;
; |plj|pilvji:u2|q0~883 ; |plj|pilvji:u2|q0~883 ; data_out0 ;
; |plj|pilvji:u2|Add0~73 ; |plj|pilvji:u2|Add0~73 ; data_out0 ;
; |plj|pilvji:u2|q0~884 ; |plj|pilvji:u2|q0~884 ; data_out0 ;
; |plj|pilvji:u2|q3~1262 ; |plj|pilvji:u2|q3~1262 ; data_out0 ;
; |plj|pilvji:u2|Add6~74 ; |plj|pilvji:u2|Add6~74 ; data_out0 ;
; |plj|pilvji:u2|q3~1263 ; |plj|pilvji:u2|q3~1263 ; data_out0 ;
; |plj|pilvji:u2|q3~1264 ; |plj|pilvji:u2|q3~1264 ; data_out0 ;
; |plj|pilvji:u2|q2~893 ; |plj|pilvji:u2|q2~893 ; data_out0 ;
; |plj|pilvji:u2|q2~894 ; |plj|pilvji:u2|q2~894 ; data_out0 ;
; |plj|pilvji:u2|q1~893 ; |plj|pilvji:u2|q1~893 ; data_out0 ;
; |plj|pilvji:u2|q1~894 ; |plj|pilvji:u2|q1~894 ; data_out0 ;
; |plj|pilvji:u2|q0~886 ; |plj|pilvji:u2|q0~886 ; data_out0 ;
; |plj|pilvji:u2|Add0~74 ; |plj|pilvji:u2|Add0~74 ; data_out0 ;
; |plj|pilvji:u2|q0~887 ; |plj|pilvji:u2|q0~887 ; data_out0 ;
; |plj|pilvji:u2|q3~1266 ; |plj|pilvji:u2|q3~1266 ; data_out0 ;
; |plj|pilvji:u2|q3~1268 ; |plj|pilvji:u2|q3~1268 ; data_out0 ;
; |plj|fen:u1|lpm_counter:\p1:cnt[0]_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[1] ; |plj|fen:u1|lpm_counter:\p1:cnt[0]_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; cout ;
; |plj|fen:u1|lpm_counter:\p1:cnt[0]_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[0] ; |plj|fen:u1|lpm_counter:\p1:cnt[0]_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; cout ;
; |plj|pilvji:u2|Equal0~36 ; |plj|pilvji:u2|Equal0~41 ; cascout ;
; |plj|pilvji:u2|Equal0~38 ; |plj|pilvji:u2|Equal0~38 ; data_out0 ;
; |plj|pilvji:u2|q3~1273 ; |plj|pilvji:u2|q3~1291 ; cascout ;
; |plj|pilvji:u2|q3~1275 ; |plj|pilvji:u2|q3~1275 ; data_out0 ;
; |plj|sig ; |plj|sig~corein ; dataout ;
; |plj|clk ; |plj|clk~corein ; dataout ;
; |plj|node ; |plj|node ; padio ;
; |plj|selct[0] ; |plj|selct[0] ; padio ;
; |plj|selct[1] ; |plj|selct[1] ; padio ;
; |plj|selct[2] ; |plj|selct[2] ; padio ;
; |plj|temp[0] ; |plj|temp[0] ; padio ;
; |plj|temp[1] ; |plj|temp[1] ; padio ;
; |plj|temp[2] ; |plj|temp[2] ; padio ;
; |plj|temp[3] ; |plj|temp[3] ; padio ;
+-----------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+--------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+--------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+------------------+
; |plj|pilvji:u2|alm ; |plj|pilvji:u2|alm ; data_out0 ;
; |plj|pilvji:u2|LessThan6~23 ; |plj|pilvji:u2|LessThan6~23 ; data_out0 ;
; |plj|pilvji:u2|alm~32 ; |plj|pilvji:u2|alm~32 ; data_out0 ;
; |plj|lock:u3|m5[1] ; |plj|lock:u3|m5[1] ; data_out0 ;
; |plj|lock:u3|m5[2] ; |plj|lock:u3|m5[2] ; data_out0 ;
; |plj|lock:u3|m0[0] ; |plj|lock:u3|m0[0] ; data_out0 ;
; |plj|lock:u3|m3[0] ; |plj|lock:u3|m3[0] ; data_out0 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -