ram.fit.rpt

ram的vhdl源代码在colloy实现

; Optimize Timing                                        ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                             ; On                             ;
; Limit to One Fitting Attempt                           ; Off                            ; Off                            ;
; Final Placement Optimizations                          ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                              ; 1                              ;
; PCI I/O                                                ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto                           ; Auto                           ;
; Auto Delay Chains                                      ; On                             ; On                             ;
; Auto Merge PLLs                                        ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic     ; Off                            ; Off                            ;
; Perform Register Duplication                           ; Off                            ; Off                            ;
; Perform Register Retiming                              ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                            ; Off                            ;
; Fitter Effort                                          ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Normal                         ; Normal                         ;
; Auto Global Clock                                      ; On                             ; On                             ;
; Auto Global Register Control Signals                   ; On                             ; On                             ;
; Stop After Congestion Map Generation                   ; Off                            ; Off                            ;
; Use smart compilation                                  ; Off                            ; Off                            ;
+--------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Program Files/altera/test/ram/ram.pin.


+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Total logic elements                        ; 665 / 18,752 ( 4 % )                                                         ;
;     -- Combinational with no register       ; 81                                                                           ;
;     -- Register only                        ; 312                                                                          ;
;     -- Combinational with a register        ; 272                                                                          ;
;                                             ;                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 178                                                                          ;
;     -- 3 input functions                    ; 89                                                                           ;
;     -- <=2 input functions                  ; 86                                                                           ;
;     -- Register only                        ; 312                                                                          ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 312                                                                          ;
;     -- arithmetic mode                      ; 41                                                                           ;
;                                             ;                                                                              ;
; Total registers*                            ; 584 / 19,130 ( 3 % )                                                         ;
;     -- Dedicated logic registers            ; 584 / 18,752 ( 3 % )                                                         ;
;     -- I/O registers                        ; 0 / 378 ( 0 % )                                                              ;
;                                             ;                                                                              ;
; Total LABs:  partially or completely used   ; 79 / 1,172 ( 7 % )                                                           ;
; User inserted logic elements                ; 0                                                                            ;
; Virtual pins                                ; 0                                                                            ;
; I/O pins                                    ; 47 / 142 ( 33 % )                                                            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                               ;
; Global signals                              ; 10                                                                           ;
; M4Ks                                        ; 3 / 52 ( 6 % )                                                               ;
; Total memory bits                           ; 9,216 / 239,616 ( 4 % )                                                      ;
; Total RAM block bits                        ; 13,824 / 239,616 ( 6 % )                                                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                                                               ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                ;
; Global clocks                               ; 10 / 16 ( 63 % )                                                             ;
; Average interconnect usage                  ; 1%                                                                           ;
; Peak interconnect usage                     ; 3%                                                                           ;
; Maximum fan-out node                        ; out_clk~clkctrl                                                              ;
; Maximum fan-out                             ; 295                                                                          ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena ;
; Highest non-global fan-out                  ; 136                                                                          ;
; Total fan-out                               ; 3255                                                                         ;
; Average fan-out                             ; 2.60                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; addr[0]  ; 216   ; 3        ; 22           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; addr[1]  ; 56    ; 1        ; 0            ; 2            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[2]  ; 55    ; 1        ; 0            ; 3            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[3]  ; 54    ; 1        ; 0            ; 3            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr[4]  ; 52    ; 1        ; 0            ; 4            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;