fdivision.fit.rpt

verilog hdl经典例程

+----------------------------------------------+-----------------------+
; ALUTs Used                                   ; 12 / 12,480 ( < 1 % ) ;
; Dedicated logic registers                    ; 9 / 12,480 ( < 1 % )  ;
;                                              ;                       ;
; ALUTs Unavailable                            ; 0                     ;
;     -- Due to unpartnered 7 input function   ; 0                     ;
;     -- Due to unpartnered 6 input function   ; 0                     ;
;                                              ;                       ;
; Combinational ALUT usage by number of inputs ;                       ;
;     -- 7 input functions                     ; 0                     ;
;     -- 6 input functions                     ; 0                     ;
;     -- 5 input functions                     ; 1                     ;
;     -- 4 input functions                     ; 1                     ;
;     -- <=3 input functions                   ; 10                    ;
;                                              ;                       ;
; Combinational ALUTs by mode                  ;                       ;
;     -- normal mode                           ; 4                     ;
;     -- extended LUT mode                     ; 0                     ;
;     -- arithmetic mode                       ; 8                     ;
;     -- shared arithmetic mode                ; 0                     ;
;                                              ;                       ;
; Logic utilization                            ; 12 / 12,480 ( < 1 % ) ;
;     -- ALUT/register pairs used              ; 12                    ;
;         -- Combinational with no register    ; 3                     ;
;         -- Register only                     ; 0                     ;
;         -- Combinational with a register     ; 9                     ;
;     -- ALUT/register pairs unavailable       ; 0                     ;
;                                              ;                       ;
; Total registers*                             ; 9 / 14,410 ( < 1 % )  ;
;     -- Dedicated logic registers             ; 9 / 12,480 ( < 1 % )  ;
;     -- I/O registers                         ; 0 / 1,930 ( 0 % )     ;
;                                              ;                       ;
; ALMs:  partially or completely used          ; 6 / 6,240 ( < 1 % )   ;
;                                              ;                       ;
; Total LABs:  partially or completely used    ; 1 / 780 ( < 1 % )     ;
;                                              ;                       ;
; User inserted logic elements                 ; 0                     ;
; Virtual pins                                 ; 0                     ;
; I/O pins                                     ; 3 / 343 ( < 1 % )     ;
;     -- Clock pins                            ; 1 / 16 ( 6 % )        ;
; Global signals                               ; 1                     ;
; M512s                                        ; 0 / 104 ( 0 % )       ;
; M4Ks                                         ; 0 / 78 ( 0 % )        ;
; Total block memory bits                      ; 0 / 419,328 ( 0 % )   ;
; Total block memory implementation bits       ; 0 / 419,328 ( 0 % )   ;
; DSP block 9-bit elements                     ; 0 / 96 ( 0 % )        ;
; PLLs                                         ; 0 / 6 ( 0 % )         ;
; Global clocks                                ; 1 / 16 ( 6 % )        ;
; Regional clocks                              ; 0 / 32 ( 0 % )        ;
; SERDES transmitters                          ; 0 / 38 ( 0 % )        ;
; SERDES receivers                             ; 0 / 42 ( 0 % )        ;
; JTAGs                                        ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)       ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)          ; 0% / 0% / 0%          ;
; Maximum fan-out node                         ; F10M~clkctrl          ;
; Maximum fan-out                              ; 9                     ;
; Highest non-global fan-out signal            ; j[1]~49               ;
; Highest non-global fan-out                   ; 8                     ;
; Total fan-out                                ; 57                    ;
; Average fan-out                              ; 2.19                  ;
+----------------------------------------------+-----------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; F10M  ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RESET ; H12   ; 3        ; 15           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; F500K ; Y13   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 1 / 40 ( 3 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 44 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 50 ( 4 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 35 ( 0 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 44 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 40 ( 0 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 34 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 43 ( 2 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )  ; 3.3V          ; --           ;
; 10       ; 0 / 6 ( 0 % )  ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A5       ; 307        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;