⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 alu.tan.rpt

📁 verilog hdl经典例程
💻 RPT
字号:
Classic Timing Analyzer report for alu
Sat May 16 15:41:56 2009
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.360 ns   ; b[2] ; out[3] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;        ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------+
; tpd                                                              ;
+-------+-------------------+-----------------+-----------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From      ; To     ;
+-------+-------------------+-----------------+-----------+--------+
; N/A   ; None              ; 10.360 ns       ; b[2]      ; out[3] ;
; N/A   ; None              ; 10.258 ns       ; opcode[0] ; out[3] ;
; N/A   ; None              ; 10.165 ns       ; b[1]      ; out[3] ;
; N/A   ; None              ; 10.075 ns       ; a[2]      ; out[3] ;
; N/A   ; None              ; 10.058 ns       ; a[1]      ; out[3] ;
; N/A   ; None              ; 9.993 ns        ; a[3]      ; out[3] ;
; N/A   ; None              ; 9.962 ns        ; a[0]      ; out[3] ;
; N/A   ; None              ; 9.887 ns        ; b[0]      ; out[3] ;
; N/A   ; None              ; 9.816 ns        ; b[3]      ; out[3] ;
; N/A   ; None              ; 9.579 ns        ; opcode[2] ; out[3] ;
; N/A   ; None              ; 9.520 ns        ; b[2]      ; out[5] ;
; N/A   ; None              ; 9.418 ns        ; opcode[0] ; out[5] ;
; N/A   ; None              ; 9.325 ns        ; b[1]      ; out[5] ;
; N/A   ; None              ; 9.235 ns        ; a[2]      ; out[5] ;
; N/A   ; None              ; 9.218 ns        ; a[1]      ; out[5] ;
; N/A   ; None              ; 9.167 ns        ; a[3]      ; out[5] ;
; N/A   ; None              ; 9.137 ns        ; b[5]      ; out[5] ;
; N/A   ; None              ; 9.122 ns        ; a[0]      ; out[5] ;
; N/A   ; None              ; 9.057 ns        ; b[2]      ; out[4] ;
; N/A   ; None              ; 9.051 ns        ; b[2]      ; out[2] ;
; N/A   ; None              ; 9.047 ns        ; b[0]      ; out[5] ;
; N/A   ; None              ; 9.028 ns        ; a[4]      ; out[5] ;
; N/A   ; None              ; 8.998 ns        ; b[3]      ; out[5] ;
; N/A   ; None              ; 8.971 ns        ; opcode[0] ; out[2] ;
; N/A   ; None              ; 8.966 ns        ; b[2]      ; out[7] ;
; N/A   ; None              ; 8.955 ns        ; opcode[0] ; out[4] ;
; N/A   ; None              ; 8.942 ns        ; b[2]      ; out[6] ;
; N/A   ; None              ; 8.878 ns        ; b[1]      ; out[2] ;
; N/A   ; None              ; 8.873 ns        ; opcode[0] ; out[0] ;
; N/A   ; None              ; 8.864 ns        ; opcode[0] ; out[7] ;
; N/A   ; None              ; 8.862 ns        ; b[1]      ; out[4] ;
; N/A   ; None              ; 8.840 ns        ; opcode[0] ; out[6] ;
; N/A   ; None              ; 8.832 ns        ; b[7]      ; out[7] ;
; N/A   ; None              ; 8.772 ns        ; a[2]      ; out[4] ;
; N/A   ; None              ; 8.771 ns        ; b[1]      ; out[7] ;
; N/A   ; None              ; 8.771 ns        ; a[1]      ; out[2] ;
; N/A   ; None              ; 8.760 ns        ; a[2]      ; out[2] ;
; N/A   ; None              ; 8.755 ns        ; a[1]      ; out[4] ;
; N/A   ; None              ; 8.747 ns        ; b[1]      ; out[6] ;
; N/A   ; None              ; 8.737 ns        ; opcode[0] ; out[1] ;
; N/A   ; None              ; 8.704 ns        ; a[3]      ; out[4] ;
; N/A   ; None              ; 8.700 ns        ; b[4]      ; out[5] ;
; N/A   ; None              ; 8.681 ns        ; a[2]      ; out[7] ;
; N/A   ; None              ; 8.679 ns        ; opcode[2] ; out[5] ;
; N/A   ; None              ; 8.675 ns        ; a[0]      ; out[2] ;
; N/A   ; None              ; 8.664 ns        ; a[1]      ; out[7] ;
; N/A   ; None              ; 8.659 ns        ; a[0]      ; out[4] ;
; N/A   ; None              ; 8.657 ns        ; a[2]      ; out[6] ;
; N/A   ; None              ; 8.640 ns        ; a[1]      ; out[6] ;
; N/A   ; None              ; 8.622 ns        ; b[1]      ; out[1] ;
; N/A   ; None              ; 8.620 ns        ; opcode[1] ; out[3] ;
; N/A   ; None              ; 8.618 ns        ; b[5]      ; out[7] ;
; N/A   ; None              ; 8.613 ns        ; a[3]      ; out[7] ;
; N/A   ; None              ; 8.600 ns        ; b[0]      ; out[2] ;
; N/A   ; None              ; 8.594 ns        ; b[5]      ; out[6] ;
; N/A   ; None              ; 8.589 ns        ; a[3]      ; out[6] ;
; N/A   ; None              ; 8.584 ns        ; b[0]      ; out[4] ;
; N/A   ; None              ; 8.568 ns        ; a[0]      ; out[7] ;
; N/A   ; None              ; 8.555 ns        ; a[0]      ; out[0] ;
; N/A   ; None              ; 8.544 ns        ; a[0]      ; out[6] ;
; N/A   ; None              ; 8.543 ns        ; a[4]      ; out[4] ;
; N/A   ; None              ; 8.540 ns        ; b[6]      ; out[7] ;
; N/A   ; None              ; 8.535 ns        ; b[3]      ; out[4] ;
; N/A   ; None              ; 8.531 ns        ; opcode[2] ; out[7] ;
; N/A   ; None              ; 8.521 ns        ; b[6]      ; out[6] ;
; N/A   ; None              ; 8.509 ns        ; a[1]      ; out[1] ;
; N/A   ; None              ; 8.493 ns        ; b[0]      ; out[7] ;
; N/A   ; None              ; 8.474 ns        ; a[4]      ; out[7] ;
; N/A   ; None              ; 8.469 ns        ; b[0]      ; out[6] ;
; N/A   ; None              ; 8.467 ns        ; b[0]      ; out[0] ;
; N/A   ; None              ; 8.450 ns        ; a[4]      ; out[6] ;
; N/A   ; None              ; 8.444 ns        ; b[3]      ; out[7] ;
; N/A   ; None              ; 8.441 ns        ; a[0]      ; out[1] ;
; N/A   ; None              ; 8.420 ns        ; b[3]      ; out[6] ;
; N/A   ; None              ; 8.377 ns        ; opcode[2] ; out[1] ;
; N/A   ; None              ; 8.366 ns        ; b[0]      ; out[1] ;
; N/A   ; None              ; 8.334 ns        ; opcode[2] ; out[2] ;
; N/A   ; None              ; 8.300 ns        ; opcode[2] ; out[0] ;
; N/A   ; None              ; 8.261 ns        ; opcode[2] ; out[4] ;
; N/A   ; None              ; 8.255 ns        ; a[6]      ; out[7] ;
; N/A   ; None              ; 8.223 ns        ; a[6]      ; out[6] ;
; N/A   ; None              ; 8.209 ns        ; b[4]      ; out[4] ;
; N/A   ; None              ; 8.146 ns        ; b[4]      ; out[7] ;
; N/A   ; None              ; 8.122 ns        ; b[4]      ; out[6] ;
; N/A   ; None              ; 8.078 ns        ; opcode[2] ; out[6] ;
; N/A   ; None              ; 7.956 ns        ; a[7]      ; out[7] ;
; N/A   ; None              ; 7.739 ns        ; opcode[1] ; out[4] ;
; N/A   ; None              ; 7.718 ns        ; opcode[1] ; out[5] ;
; N/A   ; None              ; 7.557 ns        ; opcode[1] ; out[6] ;
; N/A   ; None              ; 7.418 ns        ; opcode[1] ; out[1] ;
; N/A   ; None              ; 7.374 ns        ; opcode[1] ; out[2] ;
; N/A   ; None              ; 7.343 ns        ; opcode[1] ; out[0] ;
; N/A   ; None              ; 7.322 ns        ; opcode[1] ; out[7] ;
; N/A   ; None              ; 7.032 ns        ; a[5]      ; out[5] ;
; N/A   ; None              ; 6.500 ns        ; a[5]      ; out[7] ;
; N/A   ; None              ; 6.476 ns        ; a[5]      ; out[6] ;
+-------+-------------------+-----------------+-----------+--------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version
    Info: Processing started: Sat May 16 15:41:55 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off alu -c alu --timing_analysis_only
Info: Longest tpd from source pin "b[2]" to destination pin "out[3]" is 10.360 ns
    Info: 1: + IC(0.000 ns) + CELL(0.780 ns) = 0.780 ns; Loc. = PIN_R7; Fanout = 3; PIN Node = 'b[2]'
    Info: 2: + IC(4.467 ns) + CELL(0.350 ns) = 5.597 ns; Loc. = LCCOMB_X14_Y1_N6; Fanout = 2; COMB Node = 'Add0~158'
    Info: 3: + IC(0.000 ns) + CELL(0.125 ns) = 5.722 ns; Loc. = LCCOMB_X14_Y1_N8; Fanout = 1; COMB Node = 'Add0~161'
    Info: 4: + IC(0.562 ns) + CELL(0.357 ns) = 6.641 ns; Loc. = LCCOMB_X11_Y1_N30; Fanout = 1; COMB Node = 'Mux4~6'
    Info: 5: + IC(1.575 ns) + CELL(2.144 ns) = 10.360 ns; Loc. = PIN_V3; Fanout = 0; PIN Node = 'out[3]'
    Info: Total cell delay = 3.756 ns ( 36.25 % )
    Info: Total interconnect delay = 6.604 ns ( 63.75 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 130 megabytes
    Info: Processing ended: Sat May 16 15:41:56 2009
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -