tryfunct.fit.rpt

verilog hdl经典例程

;   -- Logic cells                ; 717                  ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
;   -- DSP elements               ; 24                   ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
; Pins                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Total                      ; 38                   ; 38 / 309     ; 38 / 335     ; 38 / 493     ; 38 / 495     ; 38 / 699      ; 38 / 743      ; 38 / 952      ;
;   -- Differential Input         ; 0                    ; 0 / 66       ; 0 / 70       ; 0 / 90       ; 0 / 90       ; 0 / 128       ; 0 / 224       ; 0 / 272       ;
;   -- Differential Output        ; 0                    ; 0 / 44       ; 0 / 50       ; 0 / 70       ; 0 / 70       ; 0 / 112       ; 0 / 200       ; 0 / 256       ;
;   -- PCI / PCI-X                ; 0                    ; 0 / 159      ; 0 / 166      ; 0 / 244      ; 0 / 246      ; 0 / 358       ; 0 / 366       ; 0 / 471       ;
;   -- DQ                         ; 0                    ; 0 / 20       ; 0 / 20       ; 0 / 50       ; 0 / 50       ; 0 / 204       ; 0 / 204       ; 0 / 204       ;
;   -- DQS                        ; 0                    ; 0 / 8        ; 0 / 8        ; 0 / 18       ; 0 / 18       ; 0 / 72        ; 0 / 72        ; 0 / 72        ;
; Memory                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- M-RAM                      ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 2        ; 0 / 2        ; 0 / 6         ; 0 / 9         ; 0 / 9         ;
;   -- M4K blocks & M512 blocks   ; 0                    ; 0 / 190      ; 0 / 190      ; 0 / 408      ; 0 / 408      ; 0 / 614       ; 0 / 816       ; 0 / 816       ;
; PLLs                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Enhanced                   ; 0                    ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4         ; 0 / 4         ; 0 / 4         ;
;   -- Fast                       ; 0                    ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4         ; 0 / 8         ; 0 / 8         ;
; DLLs                            ; 0                    ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 2         ; 0 / 2         ; 0 / 2         ;
; SERDES                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- RX                         ; 0                    ; 0 / 17       ; 0 / 21       ; 0 / 31       ; 0 / 31       ; 0 / 46        ; 0 / 92        ; 0 / 116       ;
;   -- TX                         ; 0                    ; 0 / 18       ; 0 / 19       ; 0 / 29       ; 0 / 29       ; 0 / 44        ; 0 / 88        ; 0 / 116       ;
; Configuration                   ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- CRC                        ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- ASMI                       ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- Remote Update              ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- JTAG                       ; 0                    ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1         ; 0 / 1         ; 0 / 1         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
*  The selected FPGA device cannot migrate to any HardCopy device, regardless of the design. Try this design with a different FPGA device.



+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/lab/tryfunct/tryfunct.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+----------------------------------------------+-----------------------+
; Resource                                     ; Usage                 ;
+----------------------------------------------+-----------------------+
; ALUTs Used                                   ; 716 / 12,480 ( 6 % )  ;
; Dedicated logic registers                    ; 31 / 12,480 ( < 1 % ) ;
;                                              ;                       ;
; ALUTs Unavailable                            ; 1                     ;
;     -- Due to unpartnered 7 input function   ; 0                     ;
;     -- Due to unpartnered 6 input function   ; 1                     ;
;                                              ;                       ;
; Combinational ALUT usage by number of inputs ;                       ;
;     -- 7 input functions                     ; 0                     ;
;     -- 6 input functions                     ; 2                     ;
;     -- 5 input functions                     ; 287                   ;
;     -- 4 input functions                     ; 126                   ;
;     -- <=3 input functions                   ; 301                   ;
;                                              ;                       ;
; Combinational ALUTs by mode                  ;                       ;
;     -- normal mode                           ; 338                   ;
;     -- extended LUT mode                     ; 0                     ;
;     -- arithmetic mode                       ; 378                   ;
;     -- shared arithmetic mode                ; 0                     ;
;                                              ;                       ;
; Logic utilization                            ; 717 / 12,480 ( 6 % )  ;
;     -- ALUT/register pairs used              ; 716                   ;
;         -- Combinational with no register    ; 685                   ;
;         -- Register only                     ; 0                     ;
;         -- Combinational with a register     ; 31                    ;
;     -- ALUT/register pairs unavailable       ; 1                     ;
;                                              ;                       ;
; Total registers*                             ; 31 / 14,410 ( < 1 % ) ;
;     -- Dedicated logic registers             ; 31 / 12,480 ( < 1 % ) ;
;     -- I/O registers                         ; 0 / 1,930 ( 0 % )     ;
;                                              ;                       ;
; ALMs:  partially or completely used          ; 366 / 6,240 ( 6 % )   ;
;                                              ;                       ;
; Total LABs:  partially or completely used    ; 49 / 780 ( 6 % )      ;
;                                              ;                       ;
; User inserted logic elements                 ; 0                     ;
; Virtual pins                                 ; 0                     ;
; I/O pins                                     ; 38 / 343 ( 11 % )     ;
;     -- Clock pins                            ; 2 / 16 ( 13 % )       ;
; Global signals                               ; 1                     ;
; M512s                                        ; 0 / 104 ( 0 % )       ;
; M4Ks                                         ; 0 / 78 ( 0 % )        ;
; Total block memory bits                      ; 0 / 419,328 ( 0 % )   ;
; Total block memory implementation bits       ; 0 / 419,328 ( 0 % )   ;
; DSP block 9-bit elements                     ; 24 / 96 ( 25 % )      ;
; PLLs                                         ; 0 / 6 ( 0 % )         ;
; Global clocks                                ; 1 / 16 ( 6 % )        ;
; Regional clocks                              ; 0 / 32 ( 0 % )        ;
; SERDES transmitters                          ; 0 / 38 ( 0 % )        ;
; SERDES receivers                             ; 0 / 42 ( 0 % )        ;
; JTAGs                                        ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)       ; 1% / 1% / 1%          ;
; Peak interconnect usage (total/H/V)          ; 4% / 5% / 4%          ;
; Maximum fan-out node                         ; n[3]                  ;
; Maximum fan-out                              ; 231                   ;
; Highest non-global fan-out signal            ; n[3]                  ;
; Highest non-global fan-out                   ; 231                   ;
; Total fan-out                                ; 3075                  ;
; Average fan-out                              ; 3.83                  ;
+----------------------------------------------+-----------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; n[0]  ; L16   ; 2        ; 0            ; 17           ; 1           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;