sort4.sim.rpt

verilog hdl经典例程

; |sort4|ra[1]         ; |sort4|ra[1]         ; padio            ;
; |sort4|rb[0]         ; |sort4|rb[0]         ; padio            ;
; |sort4|rb[1]         ; |sort4|rb[1]         ; padio            ;
; |sort4|rb[2]         ; |sort4|rb[2]         ; padio            ;
; |sort4|rc[0]         ; |sort4|rc[0]         ; padio            ;
; |sort4|rc[1]         ; |sort4|rc[1]         ; padio            ;
; |sort4|rc[2]         ; |sort4|rc[2]         ; padio            ;
; |sort4|rd[0]         ; |sort4|rd[0]         ; padio            ;
; |sort4|rd[1]         ; |sort4|rd[1]         ; padio            ;
; |sort4|rd[2]         ; |sort4|rd[2]         ; padio            ;
; |sort4|d[2]          ; |sort4|d[2]~corein   ; combout          ;
+----------------------+----------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------+
; Missing 1-Value Coverage                                       ;
+----------------------+----------------------+------------------+
; Node Name            ; Output Port Name     ; Output Port Type ;
+----------------------+----------------------+------------------+
; |sort4|LessThan0~305 ; |sort4|LessThan0~305 ; combout          ;
; |sort4|x~568         ; |sort4|x~568         ; combout          ;
; |sort4|x~569         ; |sort4|x~569         ; combout          ;
; |sort4|x~570         ; |sort4|x~570         ; combout          ;
; |sort4|x~572         ; |sort4|x~572         ; combout          ;
; |sort4|x~577         ; |sort4|x~577         ; combout          ;
; |sort4|x~578         ; |sort4|x~578         ; combout          ;
; |sort4|y~650         ; |sort4|y~650         ; combout          ;
; |sort4|y~652         ; |sort4|y~652         ; combout          ;
; |sort4|y~653         ; |sort4|y~653         ; combout          ;
; |sort4|y~654         ; |sort4|y~654         ; combout          ;
; |sort4|y~658         ; |sort4|y~658         ; combout          ;
; |sort4|LessThan3~259 ; |sort4|LessThan3~259 ; combout          ;
; |sort4|x~582         ; |sort4|x~582         ; combout          ;
; |sort4|y~662         ; |sort4|y~662         ; combout          ;
; |sort4|ra[2]         ; |sort4|ra[2]         ; padio            ;
; |sort4|ra[3]         ; |sort4|ra[3]         ; padio            ;
; |sort4|rb[3]         ; |sort4|rb[3]         ; padio            ;
; |sort4|rc[3]         ; |sort4|rc[3]         ; padio            ;
; |sort4|rd[3]         ; |sort4|rd[3]         ; padio            ;
; |sort4|d[3]          ; |sort4|d[3]~corein   ; combout          ;
; |sort4|b[3]          ; |sort4|b[3]~corein   ; combout          ;
; |sort4|b[2]          ; |sort4|b[2]~corein   ; combout          ;
; |sort4|d[1]          ; |sort4|d[1]~corein   ; combout          ;
; |sort4|a[0]          ; |sort4|a[0]~corein   ; combout          ;
; |sort4|c[0]          ; |sort4|c[0]~corein   ; combout          ;
; |sort4|c[3]          ; |sort4|c[3]~corein   ; combout          ;
; |sort4|a[3]          ; |sort4|a[3]~corein   ; combout          ;
; |sort4|a[2]          ; |sort4|a[2]~corein   ; combout          ;
; |sort4|c[1]          ; |sort4|c[1]~corein   ; combout          ;
+----------------------+----------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------+
; Missing 0-Value Coverage                                       ;
+----------------------+----------------------+------------------+
; Node Name            ; Output Port Name     ; Output Port Type ;
+----------------------+----------------------+------------------+
; |sort4|LessThan1~304 ; |sort4|LessThan1~304 ; combout          ;
; |sort4|LessThan0~304 ; |sort4|LessThan0~304 ; combout          ;
; |sort4|LessThan0~305 ; |sort4|LessThan0~305 ; combout          ;
; |sort4|x~568         ; |sort4|x~568         ; combout          ;
; |sort4|x~569         ; |sort4|x~569         ; combout          ;
; |sort4|x~570         ; |sort4|x~570         ; combout          ;
; |sort4|x~572         ; |sort4|x~572         ; combout          ;
; |sort4|x~574         ; |sort4|x~574         ; combout          ;
; |sort4|x~577         ; |sort4|x~577         ; combout          ;
; |sort4|x~578         ; |sort4|x~578         ; combout          ;
; |sort4|y~650         ; |sort4|y~650         ; combout          ;
; |sort4|y~651         ; |sort4|y~651         ; combout          ;
; |sort4|y~652         ; |sort4|y~652         ; combout          ;
; |sort4|y~653         ; |sort4|y~653         ; combout          ;
; |sort4|y~654         ; |sort4|y~654         ; combout          ;
; |sort4|y~656         ; |sort4|y~656         ; combout          ;
; |sort4|y~658         ; |sort4|y~658         ; combout          ;
; |sort4|LessThan3~259 ; |sort4|LessThan3~259 ; combout          ;
; |sort4|x~582         ; |sort4|x~582         ; combout          ;
; |sort4|y~662         ; |sort4|y~662         ; combout          ;
; |sort4|ra[2]         ; |sort4|ra[2]         ; padio            ;
; |sort4|ra[3]         ; |sort4|ra[3]         ; padio            ;
; |sort4|rb[3]         ; |sort4|rb[3]         ; padio            ;
; |sort4|rc[3]         ; |sort4|rc[3]         ; padio            ;
; |sort4|rd[3]         ; |sort4|rd[3]         ; padio            ;
; |sort4|d[0]          ; |sort4|d[0]~corein   ; combout          ;
; |sort4|b[0]          ; |sort4|b[0]~corein   ; combout          ;
; |sort4|d[3]          ; |sort4|d[3]~corein   ; combout          ;
; |sort4|b[3]          ; |sort4|b[3]~corein   ; combout          ;
; |sort4|b[2]          ; |sort4|b[2]~corein   ; combout          ;
; |sort4|d[1]          ; |sort4|d[1]~corein   ; combout          ;
; |sort4|b[1]          ; |sort4|b[1]~corein   ; combout          ;
; |sort4|a[0]          ; |sort4|a[0]~corein   ; combout          ;
; |sort4|c[0]          ; |sort4|c[0]~corein   ; combout          ;
; |sort4|c[3]          ; |sort4|c[3]~corein   ; combout          ;
; |sort4|a[3]          ; |sort4|a[3]~corein   ; combout          ;
; |sort4|c[2]          ; |sort4|c[2]~corein   ; combout          ;
; |sort4|a[2]          ; |sort4|a[2]~corein   ; combout          ;
; |sort4|c[1]          ; |sort4|c[1]~corein   ; combout          ;
; |sort4|a[1]          ; |sort4|a[1]~corein   ; combout          ;
+----------------------+----------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Full Version
    Info: Processing started: Sat May 16 22:11:48 2009
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off sort4 -c sort4
Info: Using vector source file "E:/lab/sort4/sort4.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      43.66 %
Info: Number of transitions in simulation is 119
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 113 megabytes
    Info: Processing ended: Sat May 16 22:11:50 2009
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01