miller.hier_info

使用VHDL实现基带码中密勒码的编解码

|miller_encoder
datain => process0~9.IN1
datain => process0~1.IN1
datain => process0~4.IN1
datain => process0~7.IN1
en => encodeout[1]~en.ACLR
en => encodeout[0]~en.ACLR
en => sav1.ENA
en => sav2[1].ENA
en => sav2[0].ENA
clk => sav2[1].CLK
clk => sav2[0].CLK
clk => sav1.CLK
clk => encodeout[1]~en.CLK
clk => encodeout[1]~reg0.CLK
clk => encodeout[0]~en.CLK
clk => encodeout[0]~reg0.CLK
encodeout[0] <= encodeout[0]~15.DB_MAX_OUTPUT_PORT_TYPE
encodeout[1] <= encodeout[1]~20.DB_MAX_OUTPUT_PORT_TYPE