📄 miller.fit.rpt
字号:
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top ; 0 ; 17 ; Placement and Routing ; Post-Synthesis Netlist ; ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/通信原理/实验五/miller/miller.pin.
+-------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+---------------------+
; Resource ; Usage ;
+---------------------------------------------+---------------------+
; Total logic elements ; 7 / 4,608 ( < 1 % ) ;
; -- Combinational with no register ; 1 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 6 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 5 ;
; -- 3 input functions ; 1 ;
; -- <=2 input functions ; 1 ;
; -- Register only ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 7 ;
; -- arithmetic mode ; 0 ;
; ; ;
; Total registers* ; 6 / 4,851 ( < 1 % ) ;
; -- Dedicated logic registers ; 6 / 4,608 ( < 1 % ) ;
; -- I/O registers ; 0 / 243 ( 0 % ) ;
; ; ;
; Total LABs: partially or completely used ; 1 / 288 ( < 1 % ) ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 5 / 89 ( 6 % ) ;
; -- Clock pins ; 1 / 4 ( 25 % ) ;
; Global signals ; 1 ;
; M4Ks ; 0 / 26 ( 0 % ) ;
; Total memory bits ; 0 / 119,808 ( 0 % ) ;
; Total RAM block bits ; 0 / 119,808 ( 0 % ) ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % ) ;
; PLLs ; 0 / 2 ( 0 % ) ;
; Global clocks ; 1 / 8 ( 13 % ) ;
; JTAGs ; 0 / 1 ( 0 % ) ;
; Average interconnect usage (total/H/V) ; 0% / 0% / 0% ;
; Peak interconnect usage (total/H/V) ; 0% / 0% / 0% ;
; Maximum fan-out node ; sav2[1] ;
; Maximum fan-out ; 6 ;
; Highest non-global fan-out signal ; sav2[1] ;
; Highest non-global fan-out ; 6 ;
; Total fan-out ; 47 ;
; Average fan-out ; 2.14 ;
+---------------------------------------------+---------------------+
* Register count does not include registers inside RAM blocks or DSP blocks.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; 17 ; 1 ; 0 ; 6 ; 0 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; datain ; 52 ; 4 ; 7 ; 0 ; 1 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; en ; 60 ; 4 ; 14 ; 0 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; encodeout[0] ; 24 ; 1 ; 0 ; 5 ; 0 ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; encodeout[1] ; 27 ; 1 ; 0 ; 5 ; 3 ; no ; no ; no ; no ; no ; yes ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+-----------------------------------------------------------+
; I/O Bank Usage ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1 ; 5 / 19 ( 26 % ) ; 3.3V ; -- ;
; 2 ; 0 / 23 ( 0 % ) ; 3.3V ; -- ;
; 3 ; 1 / 23 ( 4 % ) ; 3.3V ; -- ;
; 4 ; 2 / 24 ( 8 % ) ; 3.3V ; -- ;
+----------+-----------------+---------------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ;
; 2 ; 1 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 5 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 6 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 7 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 8 ; 11 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 9 ; 12 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 10 ; 13 ; 1 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
; 11 ; 14 ; 1 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
; 12 ; 15 ; 1 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
; 13 ; 16 ; 1 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
; 14 ; 17 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
; 15 ; 18 ; 1 ; ^DCLK ; ; ; ; -- ; ; -- ; -- ;
; 16 ; 19 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
; 17 ; 20 ; 1 ; clk ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 18 ; 21 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 19 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 20 ; 22 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
; 21 ; 23 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 22 ; 24 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 23 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 24 ; 25 ; 1 ; encodeout[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 25 ; 26 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 26 ; 27 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 27 ; 28 ; 1 ; encodeout[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 28 ; 32 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 30 ; 40 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 31 ; 41 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 32 ; 42 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 33 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -