欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用VHDL实现卷积码编码
用VHDL实现卷积码编码
VHDL/FPGA/Verilog
2 K
144 次下载
2015-05-06
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
p200630864515
发布时间
2015-05-06 00:10
下载统计
144
次
所需积分
2 积分
用VHDL实现卷积码编码 - 资源详细说明
用VHDL实现卷积码编码,该码为(2.1.3)型卷积码。
用VHDL实现卷积码编码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
conv_code.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用VHDL实现卷积码编码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#卷积码
#编码
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
实现
卷积码
编码
用VHDL实现卷积码编码,该码为(2.1.3)型卷积码。...
2015-05-06
144 次
1129 浏览
2
用汇编实现卷积
编码
用汇编实现卷积编码,在物理信道实现上必须用到,快速算法...
2016-04-05
82 次
1091 浏览
3
matlab实现
卷积码
编码
译码(2,1,6)
matlab实现卷积码编码译码(2,1,6)...
2014-12-22
76 次
1181 浏览
4
ADSP BLACKFIN561上实现卷积
编码
ADSP BLACKFIN561上实现卷积编码...
2014-10-29
110 次
1057 浏览
5
卷积Turbo码编译码器FPGA实现
卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积T...
2013-05-19
41 次
1080 浏览
6
卷积Turbo码编译码器FPGA实现
卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积T...
2024-05-18
2 次
6610 浏览
7
卷积Turbo码
编码
器及CPLD实现
卷积Turbo码编码器及CPLD实现,先原理后实践!...
2024-10-09
8 次
5446 浏览
8
FPGA实现
卷积码
的功能 是一个
卷积码
的编译码过程实现
FPGA实现卷积码的功能 是一个卷积码的编译码过程实现...
2014-01-18
62 次
1128 浏览
9
实现
卷积码
vitebi译码
实现卷积码vitebi译码,对初学者很有帮助,值得好好学学·...
2014-11-09
139 次
1136 浏览
10
用matlab实现
卷积码
的
编码
与解码过程
用matlab实现卷积码的编码与解码过程...
2014-01-07
141 次
1188 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源