lab4.fit.rpt

利用FPGA做出十进制加减法！带有进位借位显示

+------+----------+---------------+---------------+-----------------------+-----+
; CO   ; Output   ; --            ; --            ; --                    ; --  ;
; Y[0] ; Output   ; --            ; --            ; --                    ; --  ;
; Y[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Y[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Y[3] ; Output   ; --            ; --            ; --                    ; --  ;
; CLR  ; Input    ; OFF           ; ON            ; --                    ; --  ;
; EN   ; Input    ; ON            ; ON            ; --                    ; --  ;
; CTRL ; Input    ; ON            ; ON            ; --                    ; --  ;
; CLK  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLR                 ;                   ;         ;
; EN                  ;                   ;         ;
;      - process0~1   ; 0                 ; ON      ;
;      - process0~0   ; 0                 ; ON      ;
; CTRL                ;                   ;         ;
;      - Y1[0]        ; 1                 ; ON      ;
;      - Y1[1]        ; 1                 ; ON      ;
;      - Y1[2]        ; 1                 ; ON      ;
;      - Y1[3]        ; 1                 ; ON      ;
;      - process0~1   ; 1                 ; ON      ;
;      - Y1~1011      ; 1                 ; ON      ;
; CLK                 ;                   ;         ;
;      - Y1[3]        ; 0                 ; OFF     ;
;      - Y1[2]        ; 0                 ; OFF     ;
;      - Y1[1]        ; 0                 ; OFF     ;
;      - Y1[0]        ; 0                 ; OFF     ;
;      - CO~reg0      ; 0                 ; OFF     ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                        ;
+------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name       ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------+---------------+---------+--------------+--------+----------------------+------------------+
; CLK        ; PIN_123       ; 5       ; Clock        ; yes    ; Global Clock         ; GCLK7            ;
; CLR        ; PIN_10        ; 7       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ;
; process0~0 ; LC_X21_Y11_N6 ; 5       ; Clock enable ; no     ; --                   ; --               ;
+------------+---------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_123  ; 5       ; Global Clock         ; GCLK7            ;
; CLR  ; PIN_10   ; 7       ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; Y1[0]        ; 9                ;
; LessThan0~56 ; 8                ;
; Y1[1]        ; 7                ;
; CTRL         ; 6                ;
; Y1[2]        ; 6                ;
; process0~0   ; 5                ;
; process0~1   ; 5                ;
; Y1~1001      ; 4                ;
; Y1[3]        ; 4                ;
; Y1~1004      ; 3                ;
; Y1~1003      ; 3                ;
; Y1~1002      ; 3                ;
; EN           ; 2                ;
; LessThan1~77 ; 2                ;
; Add0~113     ; 2                ;
; Add0~112     ; 2                ;
; Y1~1011      ; 1                ;
; Y1~1010      ; 1                ;
; Y1~1008      ; 1                ;
; Add0~114     ; 1                ;
; Y1~1006      ; 1                ;
; CO~reg0      ; 1                ;
+--------------+------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 11 / 8,840 ( < 1 % )  ;
; Direct links               ; 13 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 2 / 156 ( 1 % )       ;
; LUT chains                 ; 4 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 28 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 27 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 10.00) ; Number of LABs  (Total = 2) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 2                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 2.50) ; Number of LABs  (Total = 2) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 2                           ;
; 1 Clock                            ; 2                           ;
; 1 Clock enable                     ; 1                           ;
+------------------------------------+-----------------------------+