f2_zb.v

来自「2dpsk,maxplus软件,包含连接原理图各个模块程序代码,可运行,管脚已经」· Verilog 代码 · 共 32 行

//180度相位载波

module f2_zb(
       f2,
       out);

input f2;
output [7:0]out;

reg [7:0]out;
reg [3:0]count;
reg [7:0]q2;

initial 
count=0;

always @(posedge f2)
begin
count=count+1;            //产生地址
out=q2[7:0];
end


rom16_2
U1( .address(count[3:0]),
    .inclock(f2),
    .q(q2)  );            //调用rom表

endmodule