m5.v

来自「2dpsk,maxplus软件,包含连接原理图各个模块程序代码,可运行,管脚已经」· Verilog 代码 · 共 32 行

//5阶m序列

module m5
(
clk,
mout);

input clk;
output mout;

reg [4:0]cnt;
reg mout;
wire [4:0]d;
assign d[3:0]=cnt[4:1];
assign d[4]=cnt[2]^cnt[0];       //计算生成多项式
parameter mo=5'b11111;


always @(posedge clk)
begin
if (cnt==0)
cnt=mo;
else
cnt[4:0]=d[4:0];
mout=cnt[0];
end


endmodule