first.fit.rpt

verilog 初学者原代码

; J1       ; 16         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 19         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 21         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J4       ; 25         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J5       ; 27         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J6       ; 32         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J7       ; 35         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J8       ; 38         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J9       ; 41         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 43         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 20         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K2       ; 22         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K3       ; 23         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K4       ; 26         ; 1        ; ledout[6]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K5       ; 28         ; 1        ; keyin[6]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K6       ; 30         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K7       ; 33         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K8       ; 34         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 36         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 40         ; 1        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |first                     ; 0 (0)       ; 0            ; 0          ; 16   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |first              ; work         ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------+
; Delay Chain Summary                  ;
+-----------+----------+---------------+
; Name      ; Pin Type ; Pad to Core 0 ;
+-----------+----------+---------------+
; keyin[0]  ; Input    ; 0             ;
; keyin[1]  ; Input    ; 0             ;
; keyin[2]  ; Input    ; 0             ;
; keyin[3]  ; Input    ; 0             ;
; keyin[4]  ; Input    ; 0             ;
; keyin[5]  ; Input    ; 0             ;
; keyin[6]  ; Input    ; 0             ;
; keyin[7]  ; Input    ; 0             ;
; ledout[0] ; Output   ; --            ;
; ledout[1] ; Output   ; --            ;
; ledout[2] ; Output   ; --            ;
; ledout[3] ; Output   ; --            ;
; ledout[4] ; Output   ; --            ;
; ledout[5] ; Output   ; --            ;
; ledout[6] ; Output   ; --            ;
; ledout[7] ; Output   ; --            ;
+-----------+----------+---------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------+----------------------+
; Name     ; Fan-Out              ;
+----------+----------------------+
; keyin[7] ; 1                    ;
; keyin[6] ; 1                    ;
; keyin[5] ; 1                    ;
; keyin[4] ; 1                    ;
; keyin[3] ; 1                    ;
; keyin[2] ; 1                    ;
; keyin[1] ; 1                    ;
; keyin[0] ; 1                    ;
+----------+----------------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; C4s                        ; 6 / 784 ( < 1 % ) ;
; Direct links               ; 0 / 888 ( 0 % )   ;
; Global clocks              ; 0 / 4 ( 0 % )     ;
; LAB clocks                 ; 0 / 32 ( 0 % )    ;
; LUT chains                 ; 0 / 216 ( 0 % )   ;
; Local interconnects        ; 8 / 888 ( < 1 % ) ;
; R4s                        ; 0 / 704 ( 0 % )   ;
+----------------------------+-------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                   ;
+--------------------------------------------------------------------------------+--------+
; Name                                                                           ; Value  ;
+--------------------------------------------------------------------------------+--------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff     ;
; Mid Wire Use - Fit Attempt 1                                                   ; 2      ;
; Mid Slack - Fit Attempt 1                                                      ; -7137  ;
; Internal Atom Count - Fit Attempt 1                                            ; 0      ;
; LE/ALM Count - Fit Attempt 1                                                   ; 0      ;
; LAB Count - Fit Attempt 1                                                      ; 0      ;
; Outputs per Lab - Fit Attempt 1                                                ; -1.#IO ;
; Inputs per LAB - Fit Attempt 1                                                 ; -1.#IO ;
; Global Inputs per LAB - Fit Attempt 1                                          ; -1.#IO ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ;        ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ;        ;