regkeys

来自「verilogHDL编写的QPSK选相法调制模块」· 代码 · 共 22 行

TXT
22 行
字号 
ISE_VERSION_CREATED_WITH10.1sISE_VERSION_LAST_SAVED_WITH10.1sLastRepoDirE:\01. ISE9.1\apgy3\modulation\sOBJSTORE_VERSION1.3sPROJECT_CREATION_TIMESTAMP2009-04-15T15:11:20sREGISTRY_VERSION1.1sREPOSITORY_VERSION1.1s

regkeys - 源码说明

本页面展示了「verilogHDL编写的QPSK选相法调制模块」中的 regkeys 源码文件，采用 编程语言编写，共 22 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?