📄 adder.sim.rpt
字号:
; |add|adder10:inst8|reg1[6] ; |add|adder10:inst8|reg1[6] ; out ;
; |add|adder10:inst8|reg1[7] ; |add|adder10:inst8|reg1[7] ; out ;
; |add|adder10:inst8|reg1[8] ; |add|adder10:inst8|reg1[8] ; out ;
; |add|adder10:inst8|reg1[9] ; |add|adder10:inst8|reg1[9] ; out ;
; |add|adder10:inst8|reg1[10] ; |add|adder10:inst8|reg1[10] ; out ;
; |add|adder10:inst8|reg1[11] ; |add|adder10:inst8|reg1[11] ; out ;
; |add|adder10:inst8|reg1[12] ; |add|adder10:inst8|reg1[12] ; out ;
; |add|adder10:inst8|reg1[13] ; |add|adder10:inst8|reg1[13] ; out ;
; |add|adder10:inst8|reg1[15] ; |add|adder10:inst8|reg1[15] ; out ;
; |add|mult:inst2|p0[0] ; |add|mult:inst2|p0[0] ; out0 ;
; |add|mult:inst2|p0[1] ; |add|mult:inst2|p0[1] ; out0 ;
; |add|mult:inst2|p0[2] ; |add|mult:inst2|p0[2] ; out0 ;
; |add|mult:inst2|p0[3] ; |add|mult:inst2|p0[3] ; out0 ;
; |add|mult:inst2|p0[4] ; |add|mult:inst2|p0[4] ; out0 ;
; |add|mult:inst2|p0[5] ; |add|mult:inst2|p0[5] ; out0 ;
; |add|mult:inst2|p0[6] ; |add|mult:inst2|p0[6] ; out0 ;
; |add|mult:inst2|p1[0] ; |add|mult:inst2|p1[0] ; out0 ;
; |add|mult:inst2|p1[1] ; |add|mult:inst2|p1[1] ; out0 ;
; |add|mult:inst2|p1[2] ; |add|mult:inst2|p1[2] ; out0 ;
; |add|mult:inst2|p1[3] ; |add|mult:inst2|p1[3] ; out0 ;
; |add|mult:inst2|p1[4] ; |add|mult:inst2|p1[4] ; out0 ;
; |add|mult:inst2|p1[5] ; |add|mult:inst2|p1[5] ; out0 ;
; |add|mult:inst2|p1[6] ; |add|mult:inst2|p1[6] ; out0 ;
; |add|mult:inst2|p2[0] ; |add|mult:inst2|p2[0] ; out0 ;
; |add|mult:inst2|p2[1] ; |add|mult:inst2|p2[1] ; out0 ;
; |add|mult:inst2|p2[3] ; |add|mult:inst2|p2[3] ; out0 ;
; |add|mult:inst2|p2[4] ; |add|mult:inst2|p2[4] ; out0 ;
; |add|mult:inst2|p2[5] ; |add|mult:inst2|p2[5] ; out0 ;
; |add|mult:inst2|p2[6] ; |add|mult:inst2|p2[6] ; out0 ;
; |add|mult:inst2|p3[0] ; |add|mult:inst2|p3[0] ; out0 ;
; |add|mult:inst2|p3[1] ; |add|mult:inst2|p3[1] ; out0 ;
; |add|mult:inst2|p3[2] ; |add|mult:inst2|p3[2] ; out0 ;
; |add|mult:inst2|p3[3] ; |add|mult:inst2|p3[3] ; out0 ;
; |add|mult:inst2|p3[4] ; |add|mult:inst2|p3[4] ; out0 ;
; |add|mult:inst2|p3[5] ; |add|mult:inst2|p3[5] ; out0 ;
; |add|mult:inst2|p3[6] ; |add|mult:inst2|p3[6] ; out0 ;
; |add|mult:inst2|p4[0] ; |add|mult:inst2|p4[0] ; out0 ;
; |add|mult:inst2|p4[1] ; |add|mult:inst2|p4[1] ; out0 ;
; |add|mult:inst2|p4[2] ; |add|mult:inst2|p4[2] ; out0 ;
; |add|mult:inst2|p4[3] ; |add|mult:inst2|p4[3] ; out0 ;
; |add|mult:inst2|p4[4] ; |add|mult:inst2|p4[4] ; out0 ;
; |add|mult:inst2|p4[5] ; |add|mult:inst2|p4[5] ; out0 ;
; |add|mult:inst2|p4[6] ; |add|mult:inst2|p4[6] ; out0 ;
; |add|mult:inst2|p5[0] ; |add|mult:inst2|p5[0] ; out0 ;
; |add|mult:inst2|p5[1] ; |add|mult:inst2|p5[1] ; out0 ;
; |add|mult:inst2|p5[2] ; |add|mult:inst2|p5[2] ; out0 ;
; |add|mult:inst2|p5[3] ; |add|mult:inst2|p5[3] ; out0 ;
; |add|mult:inst2|p5[4] ; |add|mult:inst2|p5[4] ; out0 ;
; |add|mult:inst2|p5[5] ; |add|mult:inst2|p5[5] ; out0 ;
; |add|mult:inst2|p5[6] ; |add|mult:inst2|p5[6] ; out0 ;
; |add|mult:inst2|p6[0] ; |add|mult:inst2|p6[0] ; out0 ;
; |add|mult:inst2|p6[1] ; |add|mult:inst2|p6[1] ; out0 ;
; |add|mult:inst2|p6[2] ; |add|mult:inst2|p6[2] ; out0 ;
; |add|mult:inst2|p6[3] ; |add|mult:inst2|p6[3] ; out0 ;
; |add|mult:inst2|p6[4] ; |add|mult:inst2|p6[4] ; out0 ;
; |add|tran8to9:inst4|b[1] ; |add|tran8to9:inst4|b[1] ; out ;
; |add|tran8to9:inst4|b[2] ; |add|tran8to9:inst4|b[2] ; out ;
; |add|tran8to9:inst4|b[3] ; |add|tran8to9:inst4|b[3] ; out ;
; |add|tran8to9:inst4|b[4] ; |add|tran8to9:inst4|b[4] ; out ;
; |add|tran8to9:inst4|b[5] ; |add|tran8to9:inst4|b[5] ; out ;
; |add|tran8to9:inst4|b[6] ; |add|tran8to9:inst4|b[6] ; out ;
; |add|tran8to9:inst4|b[7] ; |add|tran8to9:inst4|b[7] ; out ;
; |add|tran8to9:inst4|a[0] ; |add|tran8to9:inst4|a[0] ; out ;
; |add|tran8to9:inst4|a[1] ; |add|tran8to9:inst4|a[1] ; out ;
; |add|tran8to9:inst4|a[2] ; |add|tran8to9:inst4|a[2] ; out ;
; |add|tran8to9:inst4|a[3] ; |add|tran8to9:inst4|a[3] ; out ;
; |add|tran8to9:inst4|a[4] ; |add|tran8to9:inst4|a[4] ; out ;
; |add|tran8to9:inst4|a[5] ; |add|tran8to9:inst4|a[5] ; out ;
; |add|tran8to9:inst4|a[6] ; |add|tran8to9:inst4|a[6] ; out ;
; |add|adder10:inst7|reg2~5 ; |add|adder10:inst7|reg2~5 ; out0 ;
; |add|adder10:inst7|sum[4] ; |add|adder10:inst7|sum[4] ; out ;
; |add|adder10:inst7|reg3~0 ; |add|adder10:inst7|reg3~0 ; out0 ;
; |add|adder10:inst7|reg3~1 ; |add|adder10:inst7|reg3~1 ; out0 ;
; |add|adder10:inst7|reg3~2 ; |add|adder10:inst7|reg3~2 ; out0 ;
; |add|adder10:inst7|reg3~3 ; |add|adder10:inst7|reg3~3 ; out0 ;
; |add|adder10:inst7|reg3~4 ; |add|adder10:inst7|reg3~4 ; out0 ;
; |add|adder10:inst7|reg3~5 ; |add|adder10:inst7|reg3~5 ; out0 ;
; |add|adder10:inst7|reg3~6 ; |add|adder10:inst7|reg3~6 ; out0 ;
; |add|adder10:inst7|reg4~0 ; |add|adder10:inst7|reg4~0 ; out0 ;
; |add|adder10:inst7|reg4~1 ; |add|adder10:inst7|reg4~1 ; out0 ;
; |add|adder10:inst7|sum[3] ; |add|adder10:inst7|sum[3] ; out ;
; |add|adder10:inst7|reg5~0 ; |add|adder10:inst7|reg5~0 ; out0 ;
; |add|adder10:inst7|reg5~1 ; |add|adder10:inst7|reg5~1 ; out0 ;
; |add|adder10:inst7|sum[2] ; |add|adder10:inst7|sum[2] ; out ;
; |add|adder10:inst7|sum[0] ; |add|adder10:inst7|sum[0] ; out ;
; |add|adder10:inst7|reg6~0 ; |add|adder10:inst7|reg6~0 ; out0 ;
; |add|adder10:inst7|reg6~1 ; |add|adder10:inst7|reg6~1 ; out0 ;
; |add|adder10:inst7|reg6~2 ; |add|adder10:inst7|reg6~2 ; out0 ;
; |add|adder10:inst7|reg6~3 ; |add|adder10:inst7|reg6~3 ; out0 ;
; |add|adder10:inst7|reg6~4 ; |add|adder10:inst7|reg6~4 ; out0 ;
; |add|adder10:inst7|reg6~5 ; |add|adder10:inst7|reg6~5 ; out0 ;
; |add|adder10:inst7|reg6~6 ; |add|adder10:inst7|reg6~6 ; out0 ;
; |add|adder10:inst7|reg7~0 ; |add|adder10:inst7|reg7~0 ; out0 ;
; |add|adder10:inst7|reg7~1 ; |add|adder10:inst7|reg7~1 ; out0 ;
; |add|adder10:inst7|reg7~3 ; |add|adder10:inst7|reg7~3 ; out0 ;
; |add|adder10:inst7|reg7~4 ; |add|adder10:inst7|reg7~4 ; out0 ;
; |add|adder10:inst7|reg7~6 ; |add|adder10:inst7|reg7~6 ; out0 ;
; |add|adder10:inst7|reg8~0 ; |add|adder10:inst7|reg8~0 ; out0 ;
; |add|adder10:inst7|reg8~1 ; |add|adder10:inst7|reg8~1 ; out0 ;
; |add|adder10:inst7|sum~1 ; |add|adder10:inst7|sum~1 ; out0 ;
; |add|adder10:inst7|sum[5] ; |add|adder10:inst7|sum[5] ; out ;
; |add|adder10:inst7|sum[6] ; |add|adder10:inst7|sum[6] ; out ;
; |add|adder10:inst7|sum[7] ; |add|adder10:inst7|sum[7] ; out ;
; |add|adder10:inst7|sum[8] ; |add|adder10:inst7|sum[8] ; out ;
; |add|adder10:inst7|reg8[0] ; |add|adder10:inst7|reg8[0] ; out ;
; |add|adder10:inst7|reg8[2] ; |add|adder10:inst7|reg8[2] ; out ;
; |add|adder10:inst7|reg8[3] ; |add|adder10:inst7|reg8[3] ; out ;
; |add|adder10:inst7|reg8[4] ; |add|adder10:inst7|reg8[4] ; out ;
; |add|adder10:inst7|reg8[5] ; |add|adder10:inst7|reg8[5] ; out ;
; |add|adder10:inst7|reg8[6] ; |add|adder10:inst7|reg8[6] ; out ;
; |add|adder10:inst7|reg8[7] ; |add|adder10:inst7|reg8[7] ; out ;
; |add|adder10:inst7|reg8[9] ; |add|adder10:inst7|reg8[9] ; out ;
; |add|adder10:inst7|reg7[0] ; |add|adder10:inst7|reg7[0] ; out ;
; |add|adder10:inst7|reg7[2] ; |add|adder10:inst7|reg7[2] ; out ;
; |add|adder10:inst7|reg7[3] ; |add|adder10:inst7|reg7[3] ; out ;
; |add|adder10:inst7|reg7[4] ; |add|adder10:inst7|reg7[4] ; out ;
; |add|adder10:inst7|reg7[5] ; |add|adder10:inst7|reg7[5] ; out ;
; |add|adder10:inst7|reg7[6] ; |add|adder10:inst7|reg7[6] ; out ;
; |add|adder10:inst7|reg7[7] ; |add|adder10:inst7|reg7[7] ; out ;
; |add|adder10:inst7|reg7[8] ; |add|adder10:inst7|reg7[8] ; out ;
; |add|adder10:inst7|reg7[10] ; |add|adder10:inst7|reg7[10] ; out ;
; |add|adder10:inst7|reg6[0] ; |add|adder10:inst7|reg6[0] ; out ;
; |add|adder10:inst7|reg6[2] ; |add|adder10:inst7|reg6[2] ; out ;
; |add|adder10:inst7|reg6[3] ; |add|adder10:inst7|reg6[3] ; out ;
; |add|adder10:inst7|reg6[4] ; |add|adder10:inst7|reg6[4] ; out ;
; |add|adder10:inst7|reg6[5] ; |add|adder10:inst7|reg6[5] ; out ;
; |add|adder10:inst7|reg6[6] ; |add|adder10:inst7|reg6[6] ; out ;
; |add|adder10:inst7|reg6[7] ; |add|adder10:inst7|reg6[7] ; out ;
; |add|adder10:inst7|reg6[8] ; |add|adder10:inst7|reg6[8] ; out ;
; |add|adder10:inst7|reg6[9] ; |add|adder10:inst7|reg6[9] ; out ;
; |add|adder10:inst7|reg6[11] ; |add|adder10:inst7|reg6[11] ; out ;
; |add|adder10:inst7|reg5[0] ; |add|adder10:inst7|reg5[0] ; out ;
; |add|adder10:inst7|reg5[2] ; |add|adder10:inst7|reg5[2] ; out ;
; |add|adder10:inst7|reg5[3] ; |add|adder10:inst7|reg5[3] ; out ;
; |add|adder10:inst7|reg5[4] ; |add|adder10:inst7|reg5[4] ; out ;
; |add|adder10:inst7|reg5[5] ; |add|adder10:inst7|reg5[5] ; out ;
; |add|adder10:inst7|reg5[6] ; |add|adder10:inst7|reg5[6] ; out ;
; |add|adder10:inst7|reg5[7] ; |add|adder10:inst7|reg5[7] ; out ;
; |add|adder10:inst7|reg4[0] ; |add|adder10:inst7|reg4[0] ; out ;
; |add|adder10:inst7|reg4[2] ; |add|adder10:inst7|reg4[2] ; out ;
; |add|adder10:inst7|reg4[3] ; |add|adder10:inst7|reg4[3] ; out ;
; |add|adder10:inst7|reg4[5] ; |add|adder10:inst7|reg4[5] ; out ;
; |add|adder10:inst7|reg4[6] ; |add|adder10:inst7|reg4[6] ; out ;
; |add|adder10:inst7|reg4[7] ; |add|adder10:inst7|reg4[7] ; out ;
; |add|adder10:inst7|reg4[8] ; |add|adder10:inst7|reg4[8] ; out ;
; |add|adder10:inst7|reg4[9] ; |add|adder10:inst7|reg4[9] ; out ;
; |add|adder10:inst7|reg4[10] ; |add|adder10:inst7|reg4[10] ; out ;
; |add|adder10:inst7|reg4[12] ; |add|adder10:inst7|reg4[12] ; out ;
; |add|adder10:inst7|reg3[0] ; |add|adder10:inst7|reg3[0] ; out ;
; |add|adder10:inst7|reg3[2] ; |add|adder10:inst7|reg3[2] ; out ;
; |add|adder10:inst7|reg3[3] ; |a⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -