adder.sim.rpt

来自「采用加法树流水线乘法构造八位乘法器」· RPT 代码 · 共 767 行 · 第 1/5 页

; |add|adder10:inst10|reg8[3]   ; |add|adder10:inst10|reg8[3]   ; out              ;
; |add|adder10:inst10|reg8[4]   ; |add|adder10:inst10|reg8[4]   ; out              ;
; |add|adder10:inst10|reg7[0]   ; |add|adder10:inst10|reg7[0]   ; out              ;
; |add|adder10:inst10|reg7[1]   ; |add|adder10:inst10|reg7[1]   ; out              ;
; |add|adder10:inst10|reg7[2]   ; |add|adder10:inst10|reg7[2]   ; out              ;
; |add|adder10:inst10|reg7[3]   ; |add|adder10:inst10|reg7[3]   ; out              ;
; |add|adder10:inst10|reg7[4]   ; |add|adder10:inst10|reg7[4]   ; out              ;
; |add|adder10:inst10|reg6[0]   ; |add|adder10:inst10|reg6[0]   ; out              ;
; |add|adder10:inst10|reg6[1]   ; |add|adder10:inst10|reg6[1]   ; out              ;
; |add|adder10:inst10|reg6[2]   ; |add|adder10:inst10|reg6[2]   ; out              ;
; |add|adder10:inst10|reg6[3]   ; |add|adder10:inst10|reg6[3]   ; out              ;
; |add|adder10:inst10|reg6[4]   ; |add|adder10:inst10|reg6[4]   ; out              ;
; |add|adder10:inst10|reg5[0]   ; |add|adder10:inst10|reg5[0]   ; out              ;
; |add|adder10:inst10|reg5[1]   ; |add|adder10:inst10|reg5[1]   ; out              ;
; |add|adder10:inst10|reg5[2]   ; |add|adder10:inst10|reg5[2]   ; out              ;
; |add|adder10:inst10|reg5[3]   ; |add|adder10:inst10|reg5[3]   ; out              ;
; |add|adder10:inst10|reg5[4]   ; |add|adder10:inst10|reg5[4]   ; out              ;
; |add|adder10:inst10|reg4[0]   ; |add|adder10:inst10|reg4[0]   ; out              ;
; |add|adder10:inst10|reg4[1]   ; |add|adder10:inst10|reg4[1]   ; out              ;
; |add|adder10:inst10|reg4[2]   ; |add|adder10:inst10|reg4[2]   ; out              ;
; |add|adder10:inst10|reg4[3]   ; |add|adder10:inst10|reg4[3]   ; out              ;
; |add|adder10:inst10|reg4[5]   ; |add|adder10:inst10|reg4[5]   ; out              ;
; |add|adder10:inst10|reg3[0]   ; |add|adder10:inst10|reg3[0]   ; out              ;
; |add|adder10:inst10|reg3[1]   ; |add|adder10:inst10|reg3[1]   ; out              ;
; |add|adder10:inst10|reg3[2]   ; |add|adder10:inst10|reg3[2]   ; out              ;
; |add|adder10:inst10|reg3[4]   ; |add|adder10:inst10|reg3[4]   ; out              ;
; |add|adder10:inst10|reg3[6]   ; |add|adder10:inst10|reg3[6]   ; out              ;
; |add|adder10:inst10|reg2[0]   ; |add|adder10:inst10|reg2[0]   ; out              ;
; |add|adder10:inst10|reg2[1]   ; |add|adder10:inst10|reg2[1]   ; out              ;
; |add|adder10:inst10|reg2[3]   ; |add|adder10:inst10|reg2[3]   ; out              ;
; |add|adder10:inst10|reg2[5]   ; |add|adder10:inst10|reg2[5]   ; out              ;
; |add|adder10:inst10|reg2[7]   ; |add|adder10:inst10|reg2[7]   ; out              ;
; |add|adder10:inst10|reg1[0]   ; |add|adder10:inst10|reg1[0]   ; out              ;
; |add|adder10:inst10|reg1[2]   ; |add|adder10:inst10|reg1[2]   ; out              ;
; |add|adder10:inst10|reg1[4]   ; |add|adder10:inst10|reg1[4]   ; out              ;
; |add|adder10:inst10|reg1[6]   ; |add|adder10:inst10|reg1[6]   ; out              ;
; |add|adder10:inst10|reg1[8]   ; |add|adder10:inst10|reg1[8]   ; out              ;
; |add|tran8to9:inst3|b[1]      ; |add|tran8to9:inst3|b[1]      ; out              ;
; |add|tran8to9:inst3|b[2]      ; |add|tran8to9:inst3|b[2]      ; out              ;
; |add|tran8to9:inst3|b[3]      ; |add|tran8to9:inst3|b[3]      ; out              ;
; |add|tran8to9:inst3|b[4]      ; |add|tran8to9:inst3|b[4]      ; out              ;
; |add|tran8to9:inst3|b[5]      ; |add|tran8to9:inst3|b[5]      ; out              ;
; |add|tran8to9:inst3|b[6]      ; |add|tran8to9:inst3|b[6]      ; out              ;
; |add|tran8to9:inst3|b[7]      ; |add|tran8to9:inst3|b[7]      ; out              ;
; |add|tran8to9:inst3|a[0]      ; |add|tran8to9:inst3|a[0]      ; out              ;
; |add|tran8to9:inst3|a[1]      ; |add|tran8to9:inst3|a[1]      ; out              ;
; |add|tran8to9:inst3|a[2]      ; |add|tran8to9:inst3|a[2]      ; out              ;
; |add|tran8to9:inst3|a[3]      ; |add|tran8to9:inst3|a[3]      ; out              ;
; |add|tran8to9:inst3|a[4]      ; |add|tran8to9:inst3|a[4]      ; out              ;
; |add|tran8to9:inst3|a[5]      ; |add|tran8to9:inst3|a[5]      ; out              ;
; |add|tran8to9:inst3|a[6]      ; |add|tran8to9:inst3|a[6]      ; out              ;
; |add|adder10:inst9|reg2~1     ; |add|adder10:inst9|reg2~1     ; out0             ;
; |add|adder10:inst9|reg2~5     ; |add|adder10:inst9|reg2~5     ; out0             ;
; |add|adder10:inst9|sum[4]     ; |add|adder10:inst9|sum[4]     ; out              ;
; |add|adder10:inst9|reg3~0     ; |add|adder10:inst9|reg3~0     ; out0             ;
; |add|adder10:inst9|reg3~1     ; |add|adder10:inst9|reg3~1     ; out0             ;
; |add|adder10:inst9|reg3~2     ; |add|adder10:inst9|reg3~2     ; out0             ;
; |add|adder10:inst9|reg3~3     ; |add|adder10:inst9|reg3~3     ; out0             ;
; |add|adder10:inst9|reg3~4     ; |add|adder10:inst9|reg3~4     ; out0             ;
; |add|adder10:inst9|reg3~5     ; |add|adder10:inst9|reg3~5     ; out0             ;
; |add|adder10:inst9|reg3~6     ; |add|adder10:inst9|reg3~6     ; out0             ;
; |add|adder10:inst9|reg4~0     ; |add|adder10:inst9|reg4~0     ; out0             ;
; |add|adder10:inst9|reg4~1     ; |add|adder10:inst9|reg4~1     ; out0             ;
; |add|adder10:inst9|sum[3]     ; |add|adder10:inst9|sum[3]     ; out              ;
; |add|adder10:inst9|reg5~0     ; |add|adder10:inst9|reg5~0     ; out0             ;
; |add|adder10:inst9|reg5~1     ; |add|adder10:inst9|reg5~1     ; out0             ;
; |add|adder10:inst9|sum[2]     ; |add|adder10:inst9|sum[2]     ; out              ;
; |add|adder10:inst9|sum[1]     ; |add|adder10:inst9|sum[1]     ; out              ;
; |add|adder10:inst9|sum[0]     ; |add|adder10:inst9|sum[0]     ; out              ;
; |add|adder10:inst9|reg6~0     ; |add|adder10:inst9|reg6~0     ; out0             ;
; |add|adder10:inst9|reg6~1     ; |add|adder10:inst9|reg6~1     ; out0             ;
; |add|adder10:inst9|reg6~2     ; |add|adder10:inst9|reg6~2     ; out0             ;
; |add|adder10:inst9|reg6~3     ; |add|adder10:inst9|reg6~3     ; out0             ;
; |add|adder10:inst9|reg6~4     ; |add|adder10:inst9|reg6~4     ; out0             ;
; |add|adder10:inst9|reg6~5     ; |add|adder10:inst9|reg6~5     ; out0             ;
; |add|adder10:inst9|reg6~6     ; |add|adder10:inst9|reg6~6     ; out0             ;
; |add|adder10:inst9|reg7~0     ; |add|adder10:inst9|reg7~0     ; out0             ;
; |add|adder10:inst9|reg7~1     ; |add|adder10:inst9|reg7~1     ; out0             ;
; |add|adder10:inst9|reg7~2     ; |add|adder10:inst9|reg7~2     ; out0             ;
; |add|adder10:inst9|reg7~4     ; |add|adder10:inst9|reg7~4     ; out0             ;
; |add|adder10:inst9|reg7~5     ; |add|adder10:inst9|reg7~5     ; out0             ;
; |add|adder10:inst9|reg7~6     ; |add|adder10:inst9|reg7~6     ; out0             ;
; |add|adder10:inst9|reg8~0     ; |add|adder10:inst9|reg8~0     ; out0             ;
; |add|adder10:inst9|reg8~1     ; |add|adder10:inst9|reg8~1     ; out0             ;
; |add|adder10:inst9|reg8~2     ; |add|adder10:inst9|reg8~2     ; out0             ;
; |add|adder10:inst9|reg8~4     ; |add|adder10:inst9|reg8~4     ; out0             ;
; |add|adder10:inst9|reg8~6     ; |add|adder10:inst9|reg8~6     ; out0             ;
; |add|adder10:inst9|sum~1      ; |add|adder10:inst9|sum~1      ; out0             ;
; |add|adder10:inst9|sum[5]     ; |add|adder10:inst9|sum[5]     ; out              ;
; |add|adder10:inst9|sum[6]     ; |add|adder10:inst9|sum[6]     ; out              ;
; |add|adder10:inst9|sum[7]     ; |add|adder10:inst9|sum[7]     ; out              ;
; |add|adder10:inst9|sum[8]     ; |add|adder10:inst9|sum[8]     ; out              ;
; |add|adder10:inst9|reg8[0]    ; |add|adder10:inst9|reg8[0]    ; out              ;
; |add|adder10:inst9|reg8[1]    ; |add|adder10:inst9|reg8[1]    ; out              ;
; |add|adder10:inst9|reg8[2]    ; |add|adder10:inst9|reg8[2]    ; out              ;
; |add|adder10:inst9|reg8[3]    ; |add|adder10:inst9|reg8[3]    ; out              ;
; |add|adder10:inst9|reg8[4]    ; |add|adder10:inst9|reg8[4]    ; out              ;
; |add|adder10:inst9|reg8[5]    ; |add|adder10:inst9|reg8[5]    ; out              ;
; |add|adder10:inst9|reg8[6]    ; |add|adder10:inst9|reg8[6]    ; out              ;
; |add|adder10:inst9|reg8[7]    ; |add|adder10:inst9|reg8[7]    ; out              ;
; |add|adder10:inst9|reg8[8]    ; |add|adder10:inst9|reg8[8]    ; out              ;
; |add|adder10:inst9|reg8[9]    ; |add|adder10:inst9|reg8[9]    ; out              ;
; |add|adder10:inst9|reg7[0]    ; |add|adder10:inst9|reg7[0]    ; out              ;
; |add|adder10:inst9|reg7[1]    ; |add|adder10:inst9|reg7[1]    ; out              ;
; |add|adder10:inst9|reg7[2]    ; |add|adder10:inst9|reg7[2]    ; out              ;
; |add|adder10:inst9|reg7[3]    ; |add|adder10:inst9|reg7[3]    ; out              ;
; |add|adder10:inst9|reg7[4]    ; |add|adder10:inst9|reg7[4]    ; out              ;
; |add|adder10:inst9|reg7[5]    ; |add|adder10:inst9|reg7[5]    ; out              ;
; |add|adder10:inst9|reg7[6]    ; |add|adder10:inst9|reg7[6]    ; out              ;
; |add|adder10:inst9|reg7[7]    ; |add|adder10:inst9|reg7[7]    ; out              ;
; |add|adder10:inst9|reg7[8]    ; |add|adder10:inst9|reg7[8]    ; out              ;
; |add|adder10:inst9|reg7[10]   ; |add|adder10:inst9|reg7[10]   ; out              ;
; |add|adder10:inst9|reg6[0]    ; |add|adder10:inst9|reg6[0]    ; out              ;
; |add|adder10:inst9|reg6[1]    ; |add|adder10:inst9|reg6[1]    ; out              ;
; |add|adder10:inst9|reg6[2]    ; |add|adder10:inst9|reg6[2]    ; out              ;
; |add|adder10:inst9|reg6[3]    ; |add|adder10:inst9|reg6[3]    ; out              ;
; |add|adder10:inst9|reg6[4]    ; |add|adder10:inst9|reg6[4]    ; out              ;
; |add|adder10:inst9|reg6[5]    ; |add|adder10:inst9|reg6[5]    ; out              ;
; |add|adder10:inst9|reg6[6]    ; |add|adder10:inst9|reg6[6]    ; out              ;
; |add|adder10:inst9|reg6[7]    ; |add|adder10:inst9|reg6[7]    ; out              ;
; |add|adder10:inst9|reg6[8]    ; |add|adder10:inst9|reg6[8]    ; out              ;
; |add|adder10:inst9|reg6[9]    ; |add|adder10:inst9|reg6[9]    ; out              ;
; |add|adder10:inst9|reg6[11]   ; |add|adder10:inst9|reg6[11]   ; out              ;
; |add|adder10:inst9|reg5[0]    ; |add|adder10:inst9|reg5[0]    ; out              ;
; |add|adder10:inst9|reg5[1]    ; |add|adder10:inst9|reg5[1]    ; out              ;
; |add|adder10:inst9|reg5[2]    ; |add|adder10:inst9|reg5[2]    ; out              ;
; |add|adder10:inst9|reg5[3]    ; |add|adder10:inst9|reg5[3]    ; out              ;
; |add|adder10:inst9|reg5[4]    ; |add|adder10:inst9|reg5[4]    ; out              ;
; |add|adder10:inst9|reg5[5]    ; |add|adder10:inst9|reg5[5]    ; out              ;
; |add|adder10:inst9|reg5[6]    ; |add|adder10:inst9|reg5[6]    ; out              ;
; |add|adder10:inst9|reg5[7]    ; |add|adder10:inst9|reg5[7]    ; out              ;
; |add|adder10:inst9|reg4[0]    ; |add|adder10:inst9|reg4[0]    ; out              ;
; |add|adder10:inst9|reg4[1]    ; |add|adder10:inst9|reg4[1]    ; out              ;
; |add|adder10:inst9|reg4[2]    ; |add|adder10:inst9|reg4[2]    ; out              ;
; |add|adder10:inst9|reg4[3]    ; |add|adder10:inst9|reg4[3]    ; out              ;
; |add|adder10:inst9|reg4[5]    ; |add|adder10:inst9|reg4[5]    ; out              ;
; |add|adder10:inst9|reg4[6]    ; |add|adder10:inst9|reg4[6]    ; out              ;
; |add|adder10:inst9|reg4[7]    ; |add|adder10:inst9|reg4[7]    ; out              ;
; |add|adder10:inst9|reg4[8]    ; |add|adder10:inst9|reg4[8]    ; out              ;
; |add|adder10:inst9|reg4[9]    ; |add|adder10:inst9|reg4[9]    ; out              ;
; |add|adder10:inst9|reg4[10]   ; |add|adder10:inst9|reg4[10]   ; out              ;
; |add|adder10:inst9|reg4[12]   ; |add|adder10:inst9|reg4[12]   ; out              ;
; |add|adder10:inst9|reg3[0]    ; |add|adder10:inst9|reg3[0]    ; out              ;
; |add|adder10:inst9|reg3[1]    ; |add|adder10:inst9|reg3[1]    ; out              ;
; |add|adder10:inst9|reg3[2]    ; |add|adder10:inst9|reg3[2]    ; out              ;
; |add|adder10:inst9|reg3[3]    ; |add|adder10:inst9|reg3[3]    ; out              ;
; |add|adder10:inst9|reg3[4]    ; |add|adder10:inst9|reg3[4]    ; out              ;
; |add|adder10:inst9|reg3[5]    ; |add|adder10:inst9|reg3[5]    ; out              ;
; |add|adder10:inst9|reg3[6]    ; |add|adder10:inst9|reg3[6]    ; out              ;
; |add|adder10:inst9|reg3[7]    ; |add|adder10:inst9|reg3[7]    ; out              ;
; |add|adder10:inst9|reg3[8]    ; |add|adder10:inst9|reg3[8]    ; out              ;
; |add|adder10:inst9|reg3[9]    ; |add|adder10:inst9|reg3[9]    ; out              ;
; |add|adder10:inst9|reg3[10]   ; |add|adder10:inst9|reg3[10]   ; out              ;
; |add|adder10:inst9|reg3[11]   ; |add|adder10:inst9|reg3[11]   ; out              ;