📄 exercise_5_3_4_3.pss

📁 CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数

💻 PSS

字号:

|
9ea25c261c21dbaf66da588febcaa772
ALU:inst2
5c6ad128cff5ea8424d0619af940649
ALU:inst1
5c6ad128cff5ea8424d0619af940649
ALU:inst
5c6ad128cff5ea8424d0619af940649

💿 文件大小 1409 K

👤 上传用户 xiaoy2000

📂 所属分类 VHDL/FPGA/Verilog

🏷️ 相关标签

#移位 #CLK #模式 #输入

⌨️ 快捷键说明

复制代码 Ctrl + C

搜索代码 Ctrl + F

全屏模式 F11

切换主题 Ctrl + Shift + D

显示快捷键 ?

增大字号 Ctrl + =

减小字号 Ctrl + -