switcher.v

来自「UART程序」· Verilog 代码 · 共 7 行

module switcher(din1,din2,sel,dout);
    input[7:0] din1,din2;
    input sel;
    output[7:0] dout;
    assign dout=(sel==0)?din1:din2;
endmodule