mcu8951.fit.rpt

Alera 的8051 IP core的示例文件5个

; Fitter Aggressive Routability Optimizations    ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                              ; 1                              ;
; PCI I/O                                        ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                            ; Off                            ;
; Auto Global Memory Control Signals             ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto                           ; Auto                           ;
; Auto Delay Chains                              ; On                             ; On                             ;
; Auto Merge PLLs                                ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                ; Normal                         ; Normal                         ;
; Auto Global Clock                              ; On                             ; On                             ;
; Auto Global Register Control Signals           ; On                             ; On                             ;
; Always Enable Input Buffers                    ; Off                            ; Off                            ;
+------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/KX_7C_TUTRL_new/TUT3_FTEST_RS232_7C5TP/MCU8951.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+---------------------------------------------+----------------------------------------------------+
; Resource                                    ; Usage                                              ;
+---------------------------------------------+----------------------------------------------------+
; Total logic elements                        ; 2,020 / 4,608 ( 44 % )                             ;
;     -- Combinational with no register       ; 1226                                               ;
;     -- Register only                        ; 74                                                 ;
;     -- Combinational with a register        ; 720                                                ;
;                                             ;                                                    ;
; Logic element usage by number of LUT inputs ;                                                    ;
;     -- 4 input functions                    ; 1237                                               ;
;     -- 3 input functions                    ; 410                                                ;
;     -- <=2 input functions                  ; 299                                                ;
;     -- Register only                        ; 74                                                 ;
;                                             ;                                                    ;
; Logic elements by mode                      ;                                                    ;
;     -- normal mode                          ; 1854                                               ;
;     -- arithmetic mode                      ; 92                                                 ;
;                                             ;                                                    ;
; Total registers                             ; 794 / 4,608 ( 17 % )                               ;
; Total LABs                                  ; 165 / 288 ( 57 % )                                 ;
; User inserted logic elements                ; 0                                                  ;
; Virtual pins                                ; 0                                                  ;
; I/O pins                                    ; 54 / 89 ( 61 % )                                   ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                                     ;
; Global signals                              ; 8                                                  ;
; M4Ks                                        ; 9 / 26 ( 35 % )                                    ;
; Total memory bits                           ; 34,816 / 119,808 ( 29 % )                          ;
; Total RAM block bits                        ; 41,472 / 119,808 ( 35 % )                          ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )                                     ;
; PLLs                                        ; 1 / 2 ( 50 % )                                     ;
; Global clocks                               ; 8 / 8 ( 100 % )                                    ;
; Maximum fan-out node                        ; pll50:inst17|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 465                                                ;
; Highest non-global fan-out signal           ; CPU8051V1:inst|MCU80512:inst3|CLEAR                ;
; Highest non-global fan-out                  ; 170                                                ;
; Total fan-out                               ; 9499                                               ;
; Average fan-out                             ; 3.30                                               ;
+---------------------------------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                                                                                                                     ;
+------------------+--------+-------+--------+-------------+-------------------+--------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks  ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins  ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ;
+------------------+--------+-------+--------+-------------+-------------------+--------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
; Root Region      ; X0_Y0  ; 29    ; 15     ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 0 (0)       ; 0 (0) ; 0 (0)        ; 0 (0)   ; 0 (0)     ; 0 (0) ; 0 (0)        ; 0 (0)        ; 0 (0)             ; 0 (0)            ;
+------------------+--------+-------+--------+-------------+-------------------+--------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK      ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; CLK_TEST ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; MT       ; 21    ; 1        ; 0            ; 6            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; NO       ; 22    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; P3I[0]   ; 87    ; 3        ; 28           ; 6            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; P3I[1]   ; 81    ; 3        ; 28           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; P3I[2]   ; 67    ; 4        ; 24           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; P3I[3]   ; 65    ; 4        ; 21           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; P3I[4]   ; 64    ; 4        ; 21           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; P3I[5]   ; 86    ; 3        ; 28           ; 6            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; P3I[6]   ; 79    ; 3        ; 28           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; P3I[7]   ; 80    ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; RST      ; 57    ; 4        ; 12           ; 0            ; 1           ; 153                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                             ;