encoder_8x3.v

来自「8對3編碼器 解多工器 用於整合 可輕易改成16對4」· Verilog 代码 · 共 22 行

module  Encoder_8X3 (In, Out, None_ON);
input    [7:0] In;
output   [2:0] Out;
output        None_ON;
reg      [2:0] Out;
reg           None_ON;
always @(In)
    begin
    	 integer  i;
    	 Out = 0;
   	 None_ON = 1;
   	 for (i = 0; i < 8; i = i +1)
   		 begin
     		 if (In[i])
      			begin
       			 Out = i;
        			None_ON = 0;
     		 	end
   		 end
  end
endmodule