cbus.v

来自「采用Verilog语言实现了8255A的功能」· Verilog 代码 · 共 53 行

/*
   //*************************************************************************
   // Project Name: 8255A的功能设计和分析
   // Module Name :	CBus
   // Author:		    张文涛
   // Created:		  2006-10-25
   // Modified:     2006-10-29
   // Revision:		  3.0
   //
   //*************************************************************************
   // 需要注意的地方:1.In_En在等于0时输入,等于1时输出;               
   //*************************************************************************
*/

module  CBus  (
              Din,
              Dout,
              In_en,
              Dbus
              );
         
  input[7:0]  Din;
  input[7:0]  In_en;
  output[7:0] Dout;  
  inout[7:0]  Dbus;
       
  assign Dbus[7] = (In_en[7])? Din[7]:1'bz;
  assign Dout[7] = (In_en[7])? Dout[7]:Dbus[7];

  assign Dbus[6] = (In_en[6])? Din[6]:1'bz;
  assign Dout[6] = (In_en[6])? Dout[6]:Dbus[6];

  assign Dbus[5] = (In_en[5])? Din[5]:1'bz;
  assign Dout[5] = (In_en[5])? Dout[5]:Dbus[5];

  assign Dbus[4] = (In_en[4])? Din[4]:1'bz;
  assign Dout[4] = (In_en[4])? Dout[4]:Dbus[4];

  assign Dbus[3] = (In_en[3])? Din[3]:1'bz;
  assign Dout[3] = (In_en[3])? Dout[3]:Dbus[3];

  assign Dbus[2] = (In_en[2])? Din[2]:1'bz;
  assign Dout[2] = (In_en[2])? Dout[2]:Dbus[2];

  assign Dbus[1] = (In_en[1])? Din[1]:1'bz;
  assign Dout[1] = (In_en[1])? Dout[1]:Dbus[1];

  assign Dbus[0] = (In_en[0])? Din[0]:1'bz;
  assign Dout[0] = (In_en[0])? Dout[0]:Dbus[0];
endmodule