bus.v

采用Verilog语言实现了8255A的功能

/*
   //*************************************************************************
   // Project Name: 8255A的功能设计和分析
   // Module Name :	Bus
   // Author:		    张文涛
   // Created:		  2006-10-25
   // Modified:     2006-10-29
   // Revision:		  3.0
   //
   //*************************************************************************
   // 需要注意的地方:1.In_En在等于0时输入,等于1时输出;               
   //*************************************************************************
*/

module  Bus   (
               Din,
               Dout,
               In_en,
               Dbus
               );
         
  input[7:0]   Din;
  input        In_en;
  output[7:0]  Dout;  
  inout[7:0]   Dbus;
       
  assign Dbus = (In_en)? Din: 8'hzz;
  assign Dout = (In_en)? Dout:Dbus;
  
endmodule