⭐ 欢迎来到虫虫下载站！ | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站
📤 上传资源

📄 edge_check2.v

📁 一种实用的上升沿检测程序
💻 V
📖 第 1 页 / 共 5 页
字号:
🔍
12345 
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule

module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule

module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
endmodule
module	edge_check2(risingede,  //上升沿标志
				   fallinggede,//下降沿标志
				   CS,      //边沿信号
				   clk);       //采样时钟
output	risingede,fallinggede;
input	CS,clk;
reg[2:0]	NS;
wire 	risingede,fallinggede;	
always	@(posedge  clk)
 NS<={NS[1:0],CS};//用一个3位寄存器进行边沿检测
assign	  risingede=( NS[1:0]==2'b01)?1:0;//检测上升沿 (先0后1)
assign	fallinggede=( NS[1:0]==2'b10)?1:0;//检测下降沿（先1后0）
12345

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -