multi8x8.fit.rpt

VHDL实现的8位乘法器

; start     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clk       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; b[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; b[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; a[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; ariend    ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[15] ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[14] ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[13] ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[12] ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[11] ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[10] ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; dtout[0]  ; Output   ; --            ; --            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                              ;
+-------------------------------+-------------------+---------+
; Source Pin / Fanout           ; Pad To Core Index ; Setting ;
+-------------------------------+-------------------+---------+
; start                         ;                   ;         ;
; clk                           ;                   ;         ;
; b[7]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[7] ; 0                 ; ON      ;
; b[6]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[6] ; 1                 ; ON      ;
; b[5]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[5] ; 1                 ; ON      ;
; b[4]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[4] ; 0                 ; ON      ;
; b[3]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[3] ; 0                 ; ON      ;
; b[2]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[2] ; 0                 ; ON      ;
; b[1]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[1] ; 1                 ; ON      ;
; b[0]                          ;                   ;         ;
;      - ANDARITH:inst4|dout[0] ; 0                 ; ON      ;
; a[0]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[0]   ; 1                 ; ON      ;
; a[1]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[1]   ; 0                 ; ON      ;
; a[2]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[2]   ; 0                 ; ON      ;
; a[3]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[3]   ; 0                 ; ON      ;
; a[4]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[4]   ; 0                 ; ON      ;
; a[5]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[5]   ; 0                 ; ON      ;
; a[6]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[6]   ; 1                 ; ON      ;
; a[7]                          ;                   ;         ;
;      - SREG8B:inst1|reg8[6]   ; 0                 ; ON      ;
+-------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                              ;
+-----------------------+-------------+---------+---------------------------+--------+----------------------+------------------+
; Name                  ; Location    ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------+-------------+---------+---------------------------+--------+----------------------+------------------+
; ARICTL:inst|clkout~24 ; LC_X7_Y9_N7 ; 23      ; Clock                     ; yes    ; Global clock         ; GCLK3            ;
; clk                   ; PIN_10      ; 5       ; Clock                     ; yes    ; Global clock         ; GCLK2            ;
; start                 ; PIN_66      ; 29      ; Async. clear, Async. load ; yes    ; Global clock         ; GCLK6            ;
+-----------------------+-------------+---------+---------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                             ;
+-----------------------+-------------+---------+----------------------+------------------+
; Name                  ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------+-------------+---------+----------------------+------------------+
; ARICTL:inst|clkout~24 ; LC_X7_Y9_N7 ; 23      ; Global clock         ; GCLK3            ;
; clk                   ; PIN_10      ; 5       ; Global clock         ; GCLK2            ;
; start                 ; PIN_66      ; 29      ; Global clock         ; GCLK6            ;
+-----------------------+-------------+---------+----------------------+------------------+


+------------------------------------+
; Non-Global High Fan-Out Signals    ;
+--------------------------+---------+
; Name                     ; Fan-Out ;
+--------------------------+---------+
; SREG8B:inst1|reg8[0]     ; 8       ;
; ARICTL:inst|cnt4b[3]     ; 6       ;
; ARICTL:inst|cnt4b[0]     ; 4       ;
; REG16B:inst3|r16s[11]~94 ; 4       ;
; ARICTL:inst|cnt4b[1]     ; 3       ;
; ARICTL:inst|cnt4b[2]     ; 2       ;
; REG16B:inst3|r16s[1]     ; 2       ;
; REG16B:inst3|r16s[2]     ; 2       ;
; REG16B:inst3|r16s[3]     ; 2       ;
; REG16B:inst3|r16s[4]     ; 2       ;
; REG16B:inst3|r16s[5]     ; 2       ;
; REG16B:inst3|r16s[6]     ; 2       ;
; REG16B:inst3|r16s[7]     ; 2       ;
; REG16B:inst3|r16s[8]     ; 2       ;
; REG16B:inst3|r16s[9]     ; 2       ;
; REG16B:inst3|r16s[10]    ; 2       ;
; REG16B:inst3|r16s[11]    ; 2       ;
; REG16B:inst3|r16s[12]    ; 2       ;
; REG16B:inst3|r16s[13]    ; 2       ;
; REG16B:inst3|r16s[14]    ; 2       ;
; REG16B:inst3|r16s[15]    ; 2       ;
; a[7]                     ; 1       ;
; a[6]                     ; 1       ;
; a[5]                     ; 1       ;
; a[4]                     ; 1       ;