multi8x8.sim.rpt

VHDL实现的8位乘法器

; Preserve fewer signal transitions to reduce memory requirements ; On         ; On            ;
; Overwrite Waveform Inputs With Simulation Outputs               ; On         ;               ;
+-----------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      39.94 % ;
; Total nodes checked                                 ; 314          ;
; Total output ports checked                          ; 333          ;
; Total output ports with complete 1/0-value coverage ; 133          ;
; Total output ports with no 1/0-value coverage       ; 195          ;
; Total output ports with no 1-value coverage         ; 198          ;
; Total output ports with no 0-value coverage         ; 197          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                  ; Output Port Name                                                                                                ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------+
; |multi8x8|ariend                                                                                           ; |multi8x8|ariend                                                                                                ; pin_out          ;
; |multi8x8|clk                                                                                              ; |multi8x8|clk                                                                                                   ; out              ;
; |multi8x8|start                                                                                            ; |multi8x8|start                                                                                                 ; out              ;
; |multi8x8|dtout[10]                                                                                        ; |multi8x8|dtout[10]                                                                                             ; pin_out          ;
; |multi8x8|dtout[9]                                                                                         ; |multi8x8|dtout[9]                                                                                              ; pin_out          ;
; |multi8x8|dtout[8]                                                                                         ; |multi8x8|dtout[8]                                                                                              ; pin_out          ;
; |multi8x8|dtout[7]                                                                                         ; |multi8x8|dtout[7]                                                                                              ; pin_out          ;
; |multi8x8|dtout[6]                                                                                         ; |multi8x8|dtout[6]                                                                                              ; pin_out          ;
; |multi8x8|dtout[5]                                                                                         ; |multi8x8|dtout[5]                                                                                              ; pin_out          ;
; |multi8x8|dtout[4]                                                                                         ; |multi8x8|dtout[4]                                                                                              ; pin_out          ;
; |multi8x8|dtout[3]                                                                                         ; |multi8x8|dtout[3]                                                                                              ; pin_out          ;
; |multi8x8|dtout[2]                                                                                         ; |multi8x8|dtout[2]                                                                                              ; pin_out          ;
; |multi8x8|dtout[1]                                                                                         ; |multi8x8|dtout[1]                                                                                              ; pin_out          ;
; |multi8x8|a[1]                                                                                             ; |multi8x8|a[1]                                                                                                  ; out              ;
; |multi8x8|a[0]                                                                                             ; |multi8x8|a[0]                                                                                                  ; out              ;
; |multi8x8|b[1]                                                                                             ; |multi8x8|b[1]                                                                                                  ; out              ;
; |multi8x8|b[0]                                                                                             ; |multi8x8|b[0]                                                                                                  ; out              ;
; |multi8x8|SREG8B:inst1|comb~2                                                                              ; |multi8x8|SREG8B:inst1|comb~2                                                                                   ; out0             ;
; |multi8x8|SREG8B:inst1|comb~4                                                                              ; |multi8x8|SREG8B:inst1|comb~4                                                                                   ; out0             ;
; |multi8x8|SREG8B:inst1|comb~5                                                                              ; |multi8x8|SREG8B:inst1|comb~5                                                                                   ; out0             ;
; |multi8x8|SREG8B:inst1|comb~7                                                                              ; |multi8x8|SREG8B:inst1|comb~7                                                                                   ; out0             ;
; |multi8x8|SREG8B:inst1|comb~8                                                                              ; |multi8x8|SREG8B:inst1|comb~8                                                                                   ; out0             ;
; |multi8x8|SREG8B:inst1|comb~9                                                                              ; |multi8x8|SREG8B:inst1|comb~9                                                                                   ; out0             ;
; |multi8x8|SREG8B:inst1|comb~10                                                                             ; |multi8x8|SREG8B:inst1|comb~10                                                                                  ; out0             ;
; |multi8x8|SREG8B:inst1|reg8[3]                                                                             ; |multi8x8|SREG8B:inst1|reg8[3]                                                                                  ; out              ;
; |multi8x8|SREG8B:inst1|comb~11                                                                             ; |multi8x8|SREG8B:inst1|comb~11                                                                                  ; out0             ;
; |multi8x8|SREG8B:inst1|reg8[2]                                                                             ; |multi8x8|SREG8B:inst1|reg8[2]                                                                                  ; out              ;
; |multi8x8|SREG8B:inst1|comb~12                                                                             ; |multi8x8|SREG8B:inst1|comb~12                                                                                  ; out0             ;
; |multi8x8|SREG8B:inst1|reg8[1]                                                                             ; |multi8x8|SREG8B:inst1|reg8[1]                                                                                  ; out              ;
; |multi8x8|SREG8B:inst1|comb~13                                                                             ; |multi8x8|SREG8B:inst1|comb~13                                                                                  ; out0             ;
; |multi8x8|SREG8B:inst1|reg8[0]                                                                             ; |multi8x8|SREG8B:inst1|reg8[0]                                                                                  ; out              ;
; |multi8x8|ANDARITH:inst4|dout[0]                                                                           ; |multi8x8|ANDARITH:inst4|dout[0]                                                                                ; out0             ;
; |multi8x8|ANDARITH:inst4|dout[1]                                                                           ; |multi8x8|ANDARITH:inst4|dout[1]                                                                                ; out0             ;
; |multi8x8|ANDARITH:inst4|dout[2]                                                                           ; |multi8x8|ANDARITH:inst4|dout[2]                                                                                ; out0             ;
; |multi8x8|REG16B:inst3|r16s[10]                                                                            ; |multi8x8|REG16B:inst3|r16s[10]                                                                                 ; out              ;
; |multi8x8|REG16B:inst3|r16s[9]                                                                             ; |multi8x8|REG16B:inst3|r16s[9]                                                                                  ; out              ;
; |multi8x8|REG16B:inst3|r16s[8]                                                                             ; |multi8x8|REG16B:inst3|r16s[8]                                                                                  ; out              ;