clock.jid

FPGA的时钟设计,源代码,很有参考价值,希望对学习FPGA设计的朋友有参考意义.

. clocktop clocktop.sch d:\isptools\ispcpld\examples\cpld\mixed\clock\clocktop.sch
U9 seccntr seccntr.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\seccntr.abl
U5 PRESCLR presclr.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\presclr.abl
U6 control control.sch d:\isptools\ispcpld\examples\cpld\mixed\clock\control.sch
U8 MINUTES minutes.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\minutes.abl
U8.TENSDISP sseg sseg.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\sseg.abl
U7 HOURS hours.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\hours.abl
U8.ONESDISP sseg sseg.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\sseg.abl
U7.ONESDISP sseg sseg.abl d:\isptools\ispcpld\examples\cpld\mixed\clock\sseg.abl