insmem.v

来自「多周期处理器--verilog写的,欢迎大家来下载」· Verilog 代码 · 共 15 行

module InsMem (input clk,input [5:0] A ,output  [31:0] RD);

reg	[31:0]	RAM[63:0];

initial
	begin
		$readmemb ("F:\\Quartus\\altera\\72\\exeicese\\work\\memoryfile.dat", RAM);
		end
		

 assign  RD = RAM[A];


endmodule