sl2.v

多周期处理器--verilog写的,欢迎大家来下载

module SL2
(
	input		[31:0]	a,
	output	[31:0]	y
);

	assign	y = a << 2;
	
endmodule