adder8.fit.rpt
来自「实现十六位加法器」· RPT 代码 · 共 655 行 · 第 1/3 页
RPT
655 行
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 618 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 4 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 2 ;
+----------------------------+----------------+
+------------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+---------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
; A ; 2 / 208 ( < 1 % ) ; 0 / 104 ( 0 % ) ; 11 / 104 ( 10 % ) ;
; B ; 2 / 208 ( < 1 % ) ; 0 / 104 ( 0 % ) ; 8 / 104 ( 7 % ) ;
; C ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 5 / 104 ( 4 % ) ;
; D ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 1 / 104 ( < 1 % ) ;
; E ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; F ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; G ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; H ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; I ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; J ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; K ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; L ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; Total ; 4 / 2496 ( < 1 % ) ; 0 / 1248 ( 0 % ) ; 25 / 1248 ( 2 % ) ;
+-------+---------------------+-----------------------------+------------------------------+
+----------------------------+
; LAB Column Interconnect ;
+-------+--------------------+
; Col. ; Interconnect Used ;
+-------+--------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 1 / 24 ( 4 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 0 / 24 ( 0 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 0 / 24 ( 0 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; 25 ; 0 / 24 ( 0 % ) ;
; 26 ; 0 / 24 ( 0 % ) ;
; 27 ; 1 / 24 ( 4 % ) ;
; 28 ; 1 / 24 ( 4 % ) ;
; 29 ; 1 / 24 ( 4 % ) ;
; 30 ; 1 / 24 ( 4 % ) ;
; 31 ; 1 / 24 ( 4 % ) ;
; 32 ; 1 / 24 ( 4 % ) ;
; 33 ; 2 / 24 ( 8 % ) ;
; 34 ; 0 / 24 ( 0 % ) ;
; 35 ; 0 / 24 ( 0 % ) ;
; 36 ; 0 / 24 ( 0 % ) ;
; 37 ; 0 / 24 ( 0 % ) ;
; 38 ; 0 / 24 ( 0 % ) ;
; 39 ; 0 / 24 ( 0 % ) ;
; 40 ; 2 / 24 ( 8 % ) ;
; 41 ; 0 / 24 ( 0 % ) ;
; 42 ; 1 / 24 ( 4 % ) ;
; 43 ; 1 / 24 ( 4 % ) ;
; 44 ; 2 / 24 ( 8 % ) ;
; 45 ; 1 / 24 ( 4 % ) ;
; 46 ; 0 / 24 ( 0 % ) ;
; 47 ; 0 / 24 ( 0 % ) ;
; 48 ; 1 / 24 ( 4 % ) ;
; 49 ; 2 / 24 ( 8 % ) ;
; 50 ; 1 / 24 ( 4 % ) ;
; 51 ; 1 / 24 ( 4 % ) ;
; 52 ; 1 / 24 ( 4 % ) ;
; Total ; 22 / 1248 ( 1 % ) ;
+-------+--------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
+-------+-------------------+
+-----------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+--------------------------+
; Resource ; Usage ;
+--------------------------------+--------------------------+
; Registers ; 0 / 4,992 ( 0 % ) ;
; Total LABs ; 0 / 624 ( 0 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 26 / 147 ( 17 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 3 / 4 ( 75 % ) ;
; Global signals ; 0 ;
; EABs ; 0 / 12 ( 0 % ) ;
; Total memory bits ; 0 / 49,152 ( 0 % ) ;
; Total RAM block bits ; 0 / 49,152 ( 0 % ) ;
; Maximum fan-out node ; fulladder:f0|CarryOut~53 ;
; Maximum fan-out ; 2 ;
; Total fan-out ; 57 ;
; Average fan-out ; 1.36 ;
+--------------------------------+--------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+----------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+----------------------+
; |adder8 ; 16 (0) ; 0 ; 0 ; 26 ; 16 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8 ;
; |fulladder:f0| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f0 ;
; |fulladder:f1| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f1 ;
; |fulladder:f2| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f2 ;
; |fulladder:f3| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f3 ;
; |fulladder:f4| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f4 ;
; |fulladder:f5| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f5 ;
; |fulladder:f6| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f6 ;
; |fulladder:f7| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |adder8|fulladder:f7 ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+---------------------------------+
; Delay Chain Summary ;
+--------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+--------+----------+-------------+
; a[7] ; Input ; ON ;
; b[7] ; Input ; ON ;
; a[6] ; Input ; ON ;
; b[6] ; Input ; ON ;
; a[5] ; Input ; ON ;
; b[5] ; Input ; ON ;
; a[4] ; Input ; ON ;
; b[4] ; Input ; ON ;
; a[3] ; Input ; ON ;
; b[3] ; Input ; ON ;
; a[2] ; Input ; ON ;
; b[2] ; Input ; ON ;
; a[1] ; Input ; ON ;
; b[1] ; Input ; ON ;
; b[0] ; Input ; ON ;
; cin ; Input ; ON ;
; a[0] ; Input ; ON ;
; cout ; Output ; OFF ;
; sum[0] ; Output ; OFF ;
; sum[1] ; Output ; OFF ;
; sum[2] ; Output ; OFF ;
; sum[3] ; Output ; OFF ;
; sum[4] ; Output ; OFF ;
; sum[5] ; Output ; OFF ;
; sum[6] ; Output ; OFF ;
; sum[7] ; Output ; OFF ;
+--------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/workroom/产品/开放式CPU实验教学系统TEC-CA/TEC-CA出厂光盘/实验/1.5 运算器部件实验：加法器/adder8.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Wed Sep 07 10:42:08 2005
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off adder8 -c adder8
Info: Selected device EP1K100QC208-3 for design "adder8"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Sep 07 2005 at 10:42:10
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Wed Sep 07 10:42:20 2005
Info: Elapsed time: 00:00:13
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?