ccd.tan.rpt
来自「VHDL写的TC241 CCD控制器程序」· RPT 代码 · 共 289 行 · 第 1/5 页
RPT
289 行
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[0] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[2] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[4] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[3] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[2] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[0] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[1] ; AD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; SHD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[0] ; SHD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[2] ; SHD~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[0] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[2] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[4] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[3] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[2] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[0] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[1] ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; SHP~reg0 ; SHP~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; IAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[0] ; IAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[2] ; IAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_1US[1] ; IAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; IAG~reg0 ; IAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[0] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[2] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_1US[1] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[0] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[2] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[1] ; SAG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[0] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[2] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_1US[1] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[0] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[2] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[1] ; TRG~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[4] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[3] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[2] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[0] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_8US[1] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[0] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[2] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; CNT_2US[1] ; SRG3~reg0 ; CLK ; CLK ; None ; None ; 6.000 ns ;
; N/A ; 100.00 MHz ( period = 10.000 ns ) ; STATE[1] ; SRG2~⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?