ccd.tan.rpt

来自「VHDL写的TC241 CCD控制器程序」· RPT 代码 · 共 289 行 · 第 1/5 页

; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:H_COUNTER_rtl_1|dffs[6]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:H_COUNTER_rtl_1|dffs[5]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:H_COUNTER_rtl_1|dffs[4]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[5]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[4]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[3]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[2]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[1]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[0]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[6]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[7]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; lpm_counter:V_COUNTER_rtl_0|dffs[8]     ; STATE[2]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; STATE[1]                                ; STATE[1]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; STATE[0]                                ; STATE[1]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; STATE[2]                                ; STATE[1]                                ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; STATE[1]                                ; SRG3~reg0                               ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; STATE[0]                                ; SRG3~reg0                               ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; STATE[2]                                ; SRG3~reg0                               ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 92.59 MHz ( period = 10.800 ns )                    ; CNT_1US[1]                              ; SRG3~reg0                               ; CLK        ; CLK      ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[9] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[9] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[9] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[8] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[7] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[6] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[5] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[2] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[1] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[0] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[4] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 100.00 MHz ( period = 10.000 ns )                   ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; lpm_counter:V_COUNTER_CLR_rtl_3|dffs[3] ; CLK        ; CLK      ; None                        ; None                      ; 6.000 ns                ;