jiaotongdeng.tan.rpt
来自「用VHDL做的交通灯设计」· RPT 代码 · 共 320 行 · 第 1/3 页
RPT
320 行
; N/A ; 113.05 MHz ( period = 8.846 ns ) ; counter:inst1|Num[4] ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 4.162 ns ;
; N/A ; 113.77 MHz ( period = 8.790 ns ) ; counter:inst1|Num[2] ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 4.134 ns ;
; N/A ; 114.60 MHz ( period = 8.726 ns ) ; counter:inst1|Num[0] ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 4.102 ns ;
; N/A ; 122.67 MHz ( period = 8.152 ns ) ; counter:inst1|Num[3] ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 3.815 ns ;
; N/A ; 124.97 MHz ( period = 8.002 ns ) ; counter:inst1|Num[1] ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.740 ns ;
; N/A ; 130.21 MHz ( period = 7.680 ns ) ; counter:inst1|Num[2] ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.579 ns ;
; N/A ; 130.45 MHz ( period = 7.666 ns ) ; counter:inst1|Num[3] ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.572 ns ;
; N/A ; 134.88 MHz ( period = 7.414 ns ) ; counter:inst1|Num[0] ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.446 ns ;
; N/A ; 142.78 MHz ( period = 7.004 ns ) ; counter:inst1|Num[5] ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.241 ns ;
; N/A ; 150.51 MHz ( period = 6.644 ns ) ; counter:inst1|Num[4] ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.061 ns ;
; N/A ; 213.31 MHz ( period = 4.688 ns ) ; counter:inst1|Num[2] ; counter:inst1|Num[2] ; Clk ; Clk ; None ; None ; 4.427 ns ;
; N/A ; 231.05 MHz ( period = 4.328 ns ) ; counter:inst1|Num[2] ; counter:inst1|Num[4] ; Clk ; Clk ; None ; None ; 4.067 ns ;
; N/A ; 231.11 MHz ( period = 4.327 ns ) ; counter:inst1|Num[2] ; counter:inst1|Num[5] ; Clk ; Clk ; None ; None ; 4.066 ns ;
; N/A ; 234.96 MHz ( period = 4.256 ns ) ; controller:inst|State.s1 ; controller:inst|State.s3 ; Clk ; Clk ; None ; None ; 3.995 ns ;
; N/A ; 234.96 MHz ( period = 4.256 ns ) ; controller:inst|State.s1 ; controller:inst|State.s0 ; Clk ; Clk ; None ; None ; 3.995 ns ;
; N/A ; 236.41 MHz ( period = 4.230 ns ) ; counter:inst1|Num[2] ; counter:inst1|Num[3] ; Clk ; Clk ; None ; None ; 3.969 ns ;
; N/A ; 236.63 MHz ( period = 4.226 ns ) ; counter:inst1|Num[2] ; counter:inst1|Num[0] ; Clk ; Clk ; None ; None ; 3.965 ns ;
; N/A ; 236.69 MHz ( period = 4.225 ns ) ; counter:inst1|Num[2] ; counter:inst1|Num[1] ; Clk ; Clk ; None ; None ; 3.964 ns ;
; N/A ; 247.89 MHz ( period = 4.034 ns ) ; counter:inst1|Num[0] ; counter:inst1|Num[2] ; Clk ; Clk ; None ; None ; 3.773 ns ;
; N/A ; 253.42 MHz ( period = 3.946 ns ) ; counter:inst1|Num[3] ; counter:inst1|Num[2] ; Clk ; Clk ; None ; None ; 3.685 ns ;
; N/A ; 254.65 MHz ( period = 3.927 ns ) ; counter:inst1|Num[1] ; counter:inst1|Num[5] ; Clk ; Clk ; None ; None ; 3.666 ns ;
; N/A ; 259.13 MHz ( period = 3.859 ns ) ; counter:inst1|Num[0] ; counter:inst1|Num[5] ; Clk ; Clk ; None ; None ; 3.598 ns ;
; N/A ; 267.95 MHz ( period = 3.732 ns ) ; counter:inst1|Num[1] ; counter:inst1|Num[2] ; Clk ; Clk ; None ; None ; 3.471 ns ;
; N/A ; 271.67 MHz ( period = 3.681 ns ) ; counter:inst1|Num[1] ; counter:inst1|Num[4] ; Clk ; Clk ; None ; None ; 3.420 ns ;
; N/A ; 272.18 MHz ( period = 3.674 ns ) ; counter:inst1|Num[0] ; counter:inst1|Num[4] ; Clk ; Clk ; None ; None ; 3.413 ns ;
; N/A ; 272.78 MHz ( period = 3.666 ns ) ; counter:inst1|Num[3] ; counter:inst1|Num[5] ; Clk ; Clk ; None ; None ; 3.405 ns ;
; N/A ; 274.35 MHz ( period = 3.645 ns ) ; counter:inst1|Num[4] ; counter:inst1|Num[5] ; Clk ; Clk ; None ; None ; 3.384 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[1] ; counter:inst1|Num[3] ; Clk ; Clk ; None ; None ; 3.363 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[3] ; counter:inst1|Num[4] ; Clk ; Clk ; None ; None ; 3.325 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[0] ; counter:inst1|Num[3] ; Clk ; Clk ; None ; None ; 3.315 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[0] ; counter:inst1|Num[0] ; Clk ; Clk ; None ; None ; 3.311 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[0] ; counter:inst1|Num[1] ; Clk ; Clk ; None ; None ; 3.310 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s2 ; controller:inst|State.s3 ; Clk ; Clk ; None ; None ; 3.260 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s2 ; controller:inst|State.s0 ; Clk ; Clk ; None ; None ; 3.260 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[3] ; counter:inst1|Num[3] ; Clk ; Clk ; None ; None ; 3.227 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[3] ; counter:inst1|Num[0] ; Clk ; Clk ; None ; None ; 3.223 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[3] ; counter:inst1|Num[1] ; Clk ; Clk ; None ; None ; 3.222 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s0 ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 3.141 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s3 ; controller:inst|State.s3 ; Clk ; Clk ; None ; None ; 3.017 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s1 ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 3.017 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s3 ; controller:inst|State.s0 ; Clk ; Clk ; None ; None ; 3.017 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[1] ; counter:inst1|Num[0] ; Clk ; Clk ; None ; None ; 3.009 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[1] ; counter:inst1|Num[1] ; Clk ; Clk ; None ; None ; 3.008 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s0 ; controller:inst|State.s3 ; Clk ; Clk ; None ; None ; 2.914 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s0 ; controller:inst|State.s0 ; Clk ; Clk ; None ; None ; 2.914 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s3 ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 2.840 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[4] ; counter:inst1|Num[4] ; Clk ; Clk ; None ; None ; 2.545 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s3 ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 2.402 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[5] ; counter:inst1|Num[2] ; Clk ; Clk ; None ; None ; 2.341 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[5] ; counter:inst1|Num[5] ; Clk ; Clk ; None ; None ; 2.283 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[5] ; counter:inst1|Num[4] ; Clk ; Clk ; None ; None ; 2.258 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[5] ; counter:inst1|Num[3] ; Clk ; Clk ; None ; None ; 2.252 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[4] ; counter:inst1|Num[2] ; Clk ; Clk ; None ; None ; 2.160 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[4] ; counter:inst1|Num[3] ; Clk ; Clk ; None ; None ; 1.952 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s2 ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 1.893 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[5] ; counter:inst1|Num[0] ; Clk ; Clk ; None ; None ; 1.879 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[5] ; counter:inst1|Num[1] ; Clk ; Clk ; None ; None ; 1.878 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[4] ; counter:inst1|Num[0] ; Clk ; Clk ; None ; None ; 1.698 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; counter:inst1|Num[4] ; counter:inst1|Num[1] ; Clk ; Clk ; None ; None ; 1.697 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s1 ; controller:inst|State.s1 ; Clk ; Clk ; None ; None ; 1.573 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; controller:inst|State.s2 ; controller:inst|State.s2 ; Clk ; Clk ; None ; None ; 1.029 ns ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+----------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+------+----------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+------+----------------------+----------+
; N/A ; None ; 8.073 ns ; Hold ; counter:inst1|Num[4] ; Clk ;
; N/A ; None ; 8.067 ns ; Hold ; counter:inst1|Num[3] ; Clk ;
; N/A ; None ; 7.826 ns ; Hold ; counter:inst1|Num[2] ; Clk ;
; N/A ; None ; 7.649 ns ; Hold ; counter:inst1|Num[0] ; Clk ;
; N/A ; None ; 7.648 ns ; Hold ; counter:inst1|Num[1] ; Clk ;
; N/A ; None ; 7.643 ns ; Hold ; counter:inst1|Num[5] ; Clk ;
+-------+--------------+------------+------+----------------------+----------+
+------------------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+--------------------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+--------------------------+--------+------------+
; N/A ; None ; 9.204 ns ; controller:inst|State.s1 ; RB ; Clk ;
; N/A ; None ; 9.195 ns ; controller:inst|State.s1 ; RA ; Clk ;
; N/A ; None ; 9.161 ns ; controller:inst|State.s1 ; YA ; Clk ;
; N/A ; None ; 8.380 ns ; controller:inst|State.s2 ; GB ; Clk ;
; N/A ; None ; 8.315 ns ; controller:inst|State.s0 ; RB ; Clk ;
; N/A ; None ; 8.303 ns ; controller:inst|State.s0 ; RA ; Clk ;
; N/A ; None ; 8.274 ns ; controller:inst|State.s0 ; GA ; Clk ;
; N/A ; None ; 8.268 ns ; controller:inst|State.s3 ; YB ; Clk ;
; N/A ; None ; 6.770 ns ; counter:inst1|Num[0] ; num[0] ; Clk ;
; N/A ; None ; 6.759 ns ; counter:inst1|Num[1] ; num[1] ; Clk ;
; N/A ; None ; 6.742 ns ; counter:inst1|Num[2] ; num[2] ; Clk ;
; N/A ; None ; 6.694 ns ; counter:inst1|Num[4] ; num[4] ; Clk ;
; N/A ; None ; 6.689 ns ; counter:inst1|Num[3] ; num[3] ; Clk ;
; N/A ; None ; 6.689 ns ; counter:inst1|Num[5] ; num[5] ; Clk ;
+-------+--------------+------------+--------------------------+--------+------------+
+---------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+------+----+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+------+----+
; N/A ; None ; 13.522 ns ; Hold ; GB ;
; N/A ; None ; 13.517 ns ; Hold ; YB ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?