📄 hanshu.sim.rpt

📁 用FPGA做的DDS函数信号发生器
💻 RPT
📖 第 1 页 / 共 2 页
字号:
上一页 12
; |fangzhen|ADDER4B:inst|add~304 ; |fangzhen|ADDER4B:inst|add~305 ; cout             ;
; |fangzhen|ADDER4B:inst|add~306 ; |fangzhen|ADDER4B:inst|add~306 ; combout          ;
; |fangzhen|ADDER4B:inst|add~306 ; |fangzhen|ADDER4B:inst|add~307 ; cout             ;
; |fangzhen|ADDER4B:inst|add~308 ; |fangzhen|ADDER4B:inst|add~308 ; combout          ;
; |fangzhen|ADDER4B:inst|add~308 ; |fangzhen|ADDER4B:inst|add~309 ; cout             ;
; |fangzhen|ADDER4B:inst|add~310 ; |fangzhen|ADDER4B:inst|add~310 ; combout          ;
; |fangzhen|ADDER4B:inst|add~310 ; |fangzhen|ADDER4B:inst|add~311 ; cout             ;
; |fangzhen|ADDER4B:inst|add~312 ; |fangzhen|ADDER4B:inst|add~312 ; combout          ;
; |fangzhen|ADDER4B:inst|add~312 ; |fangzhen|ADDER4B:inst|add~313 ; cout             ;
; |fangzhen|ADDER4B:inst|add~314 ; |fangzhen|ADDER4B:inst|add~314 ; combout          ;
; |fangzhen|ADDER4B:inst|add~314 ; |fangzhen|ADDER4B:inst|add~315 ; cout             ;
; |fangzhen|ADDER4B:inst|add~316 ; |fangzhen|ADDER4B:inst|add~316 ; combout          ;
; |fangzhen|ADDER4B:inst|add~316 ; |fangzhen|ADDER4B:inst|add~317 ; cout             ;
; |fangzhen|ADDER4B:inst|add~318 ; |fangzhen|ADDER4B:inst|add~318 ; combout          ;
; |fangzhen|M:inst1|x[2]~279     ; |fangzhen|M:inst1|x[2]~279     ; combout          ;
; |fangzhen|M:inst1|x[1]~280     ; |fangzhen|M:inst1|x[1]~280     ; combout          ;
; |fangzhen|M:inst1|x[0]~281     ; |fangzhen|M:inst1|x[0]~281     ; combout          ;
; |fangzhen|m[1]                 ; |fangzhen|m[1]                 ; combout          ;
; |fangzhen|m[2]                 ; |fangzhen|m[2]                 ; combout          ;
; |fangzhen|m[3]                 ; |fangzhen|m[3]                 ; combout          ;
; |fangzhen|m[0]                 ; |fangzhen|m[0]                 ; combout          ;
; |fangzhen|cp                   ; |fangzhen|cp                   ; combout          ;
; |fangzhen|r                    ; |fangzhen|r                    ; combout          ;
; |fangzhen|out[11]              ; |fangzhen|out[11]              ; padio            ;
; |fangzhen|out[10]              ; |fangzhen|out[10]              ; padio            ;
; |fangzhen|out[9]               ; |fangzhen|out[9]               ; padio            ;
; |fangzhen|out[8]               ; |fangzhen|out[8]               ; padio            ;
; |fangzhen|out[7]               ; |fangzhen|out[7]               ; padio            ;
; |fangzhen|out[6]               ; |fangzhen|out[6]               ; padio            ;
; |fangzhen|out[5]               ; |fangzhen|out[5]               ; padio            ;
; |fangzhen|out[4]               ; |fangzhen|out[4]               ; padio            ;
; |fangzhen|out[3]               ; |fangzhen|out[3]               ; padio            ;
; |fangzhen|out[2]               ; |fangzhen|out[2]               ; padio            ;
; |fangzhen|out[1]               ; |fangzhen|out[1]               ; padio            ;
; |fangzhen|out[0]               ; |fangzhen|out[0]               ; padio            ;
+--------------------------------+--------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                           ;
+--------------------------------+--------------------------------+------------------+
; Node Name                      ; Output Port Name               ; Output Port Type ;
+--------------------------------+--------------------------------+------------------+
; |fangzhen|ADDER4B:inst|S19[17] ; |fangzhen|ADDER4B:inst|S19[17] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[16] ; |fangzhen|ADDER4B:inst|S19[16] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[15] ; |fangzhen|ADDER4B:inst|S19[15] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[14] ; |fangzhen|ADDER4B:inst|S19[14] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[13] ; |fangzhen|ADDER4B:inst|S19[13] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[12] ; |fangzhen|ADDER4B:inst|S19[12] ; regout           ;
; |fangzhen|M:inst1|x[17]~261    ; |fangzhen|M:inst1|x[17]~261    ; combout          ;
; |fangzhen|M:inst1|x[16]~262    ; |fangzhen|M:inst1|x[16]~262    ; combout          ;
; |fangzhen|M:inst1|x[15]~263    ; |fangzhen|M:inst1|x[15]~263    ; combout          ;
; |fangzhen|M:inst1|x[14]~265    ; |fangzhen|M:inst1|x[14]~265    ; combout          ;
; |fangzhen|M:inst1|x[13]~266    ; |fangzhen|M:inst1|x[13]~266    ; combout          ;
; |fangzhen|M:inst1|x[12]~268    ; |fangzhen|M:inst1|x[12]~268    ; combout          ;
; |fangzhen|ADDER4B:inst|add~318 ; |fangzhen|ADDER4B:inst|add~319 ; cout             ;
; |fangzhen|ADDER4B:inst|add~320 ; |fangzhen|ADDER4B:inst|add~320 ; combout          ;
; |fangzhen|ADDER4B:inst|add~320 ; |fangzhen|ADDER4B:inst|add~321 ; cout             ;
; |fangzhen|ADDER4B:inst|add~322 ; |fangzhen|ADDER4B:inst|add~322 ; combout          ;
; |fangzhen|ADDER4B:inst|add~322 ; |fangzhen|ADDER4B:inst|add~323 ; cout             ;
; |fangzhen|ADDER4B:inst|add~324 ; |fangzhen|ADDER4B:inst|add~324 ; combout          ;
; |fangzhen|ADDER4B:inst|add~324 ; |fangzhen|ADDER4B:inst|add~325 ; cout             ;
; |fangzhen|ADDER4B:inst|add~326 ; |fangzhen|ADDER4B:inst|add~326 ; combout          ;
; |fangzhen|ADDER4B:inst|add~326 ; |fangzhen|ADDER4B:inst|add~327 ; cout             ;
; |fangzhen|ADDER4B:inst|add~328 ; |fangzhen|ADDER4B:inst|add~328 ; combout          ;
; |fangzhen|m[4]                 ; |fangzhen|m[4]                 ; combout          ;
; |fangzhen|out[17]              ; |fangzhen|out[17]              ; padio            ;
; |fangzhen|out[16]              ; |fangzhen|out[16]              ; padio            ;
; |fangzhen|out[15]              ; |fangzhen|out[15]              ; padio            ;
; |fangzhen|out[14]              ; |fangzhen|out[14]              ; padio            ;
; |fangzhen|out[13]              ; |fangzhen|out[13]              ; padio            ;
; |fangzhen|out[12]              ; |fangzhen|out[12]              ; padio            ;
+--------------------------------+--------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                           ;
+--------------------------------+--------------------------------+------------------+
; Node Name                      ; Output Port Name               ; Output Port Type ;
+--------------------------------+--------------------------------+------------------+
; |fangzhen|ADDER4B:inst|S19[17] ; |fangzhen|ADDER4B:inst|S19[17] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[16] ; |fangzhen|ADDER4B:inst|S19[16] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[15] ; |fangzhen|ADDER4B:inst|S19[15] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[14] ; |fangzhen|ADDER4B:inst|S19[14] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[13] ; |fangzhen|ADDER4B:inst|S19[13] ; regout           ;
; |fangzhen|ADDER4B:inst|S19[12] ; |fangzhen|ADDER4B:inst|S19[12] ; regout           ;
; |fangzhen|M:inst1|x[17]~261    ; |fangzhen|M:inst1|x[17]~261    ; combout          ;
; |fangzhen|M:inst1|x[16]~262    ; |fangzhen|M:inst1|x[16]~262    ; combout          ;
; |fangzhen|M:inst1|x[15]~263    ; |fangzhen|M:inst1|x[15]~263    ; combout          ;
; |fangzhen|M:inst1|x[14]~265    ; |fangzhen|M:inst1|x[14]~265    ; combout          ;
; |fangzhen|M:inst1|x[13]~266    ; |fangzhen|M:inst1|x[13]~266    ; combout          ;
; |fangzhen|M:inst1|x[12]~268    ; |fangzhen|M:inst1|x[12]~268    ; combout          ;
; |fangzhen|ADDER4B:inst|add~318 ; |fangzhen|ADDER4B:inst|add~319 ; cout             ;
; |fangzhen|ADDER4B:inst|add~320 ; |fangzhen|ADDER4B:inst|add~320 ; combout          ;
; |fangzhen|ADDER4B:inst|add~320 ; |fangzhen|ADDER4B:inst|add~321 ; cout             ;
; |fangzhen|ADDER4B:inst|add~322 ; |fangzhen|ADDER4B:inst|add~322 ; combout          ;
; |fangzhen|ADDER4B:inst|add~322 ; |fangzhen|ADDER4B:inst|add~323 ; cout             ;
; |fangzhen|ADDER4B:inst|add~324 ; |fangzhen|ADDER4B:inst|add~324 ; combout          ;
; |fangzhen|ADDER4B:inst|add~324 ; |fangzhen|ADDER4B:inst|add~325 ; cout             ;
; |fangzhen|ADDER4B:inst|add~326 ; |fangzhen|ADDER4B:inst|add~326 ; combout          ;
; |fangzhen|ADDER4B:inst|add~326 ; |fangzhen|ADDER4B:inst|add~327 ; cout             ;
; |fangzhen|ADDER4B:inst|add~328 ; |fangzhen|ADDER4B:inst|add~328 ; combout          ;
; |fangzhen|m[4]                 ; |fangzhen|m[4]                 ; combout          ;
; |fangzhen|out[17]              ; |fangzhen|out[17]              ; padio            ;
; |fangzhen|out[16]              ; |fangzhen|out[16]              ; padio            ;
; |fangzhen|out[15]              ; |fangzhen|out[15]              ; padio            ;
; |fangzhen|out[14]              ; |fangzhen|out[14]              ; padio            ;
; |fangzhen|out[13]              ; |fangzhen|out[13]              ; padio            ;
; |fangzhen|out[12]              ; |fangzhen|out[12]              ; padio            ;
+--------------------------------+--------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 5.1 Build 213 01/19/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Apr 09 19:34:03 2008
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off hanshu -c hanshu
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      71.00 %
Info: Number of transitions in simulation is 2655
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Processing ended: Wed Apr 09 19:34:03 2008
    Info: Elapsed time: 00:00:01
上一页 12
⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -