⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 hanshu.fit.rpt

📁 用FPGA做的DDS函数信号发生器
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; 116      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; out[0]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; out[1]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; out[2]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; out[3]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; out[4]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; out[5]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; out[6]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; out[7]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; out[8]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; out[9]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------+-------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                 ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                               ;
+--------------------------------------------+-------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |hanshu                                    ; 1373 (1)    ; 1373 (1)          ; 42 (0)       ; 2560        ; 4            ; 0       ; 2         ; 40   ; 0            ; |hanshu                                                                                                                                                           ;
;    |ADDER4B:inst11|                        ; 18 (18)     ; 18 (18)           ; 18 (18)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|ADDER4B:inst11                                                                                                                                            ;
;    |JIA:inst3|                             ; 24 (0)      ; 24 (0)            ; 24 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|JIA:inst3                                                                                                                                                 ;
;       |lpm_add_sub:lpm_add_sub_component|  ; 24 (0)      ; 24 (0)            ; 24 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|JIA:inst3|lpm_add_sub:lpm_add_sub_component                                                                                                               ;
;          |add_sub_pmg:auto_generated|      ; 24 (24)     ; 24 (24)           ; 24 (24)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|JIA:inst3|lpm_add_sub:lpm_add_sub_component|add_sub_pmg:auto_generated                                                                                    ;
;    |M:inst|                                ; 22 (22)     ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|M:inst                                                                                                                                                    ;
;    |last:inst1|                            ; 39 (39)     ; 39 (39)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|last:inst1                                                                                                                                                ;
;    |lpm_divide0:inst8|                     ; 907 (0)     ; 907 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8                                                                                                                                         ;
;       |lpm_divide:lpm_divide_component|    ; 907 (0)     ; 907 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component                                                                                                         ;
;          |lpm_divide_lej:auto_generated|   ; 907 (0)     ; 907 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated                                                                           ;
;             |sign_div_unsign_mkg:divider|  ; 907 (0)     ; 907 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider                                               ;
;                |alt_u_div_33e:divider|     ; 907 (433)   ; 907 (433)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider|alt_u_div_33e:divider                         ;
;                   |add_sub_4o8:add_sub_23| ; 24 (24)     ; 24 (24)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider|alt_u_div_33e:divider|add_sub_4o8:add_sub_23  ;
;                   |add_sub_5o8:add_sub_24| ; 25 (25)     ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider|alt_u_div_33e:divider|add_sub_5o8:add_sub_24  ;
;                   |add_sub_5o8:add_sub_25| ; 25 (25)     ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider|alt_u_div_33e:divider|add_sub_5o8:add_sub_25  ;
;                   |add_sub_5o8:add_sub_26| ; 25 (25)     ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider|alt_u_div_33e:divider|add_sub_5o8:add_sub_26  ;
;                   |add_sub_5o8:add_sub_27| ; 25 (25)     ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |hanshu|lpm_divide0:inst8|lpm_divide:lpm_divide_component|lpm_divide_lej:auto_generated|sign_div_unsign_mkg:divider|alt_u_div_33e:divider|add_sub_5o8:add_sub_27  ;
;                   |add_sub_5o8:add_sub_28| ; 25 (25)     ; 25 (25)           ; 0 (0)        ; 0           ; 0            ; 0     

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -