lcd.hier_info

利用verilogＨＤＬ语言实现ＬＣＤ的驱动编程

|lcd
clk => count[1].CLK
clk => count[0].CLK
clk => en~reg0.CLK
clk => count[2].CLK
data[0] <= data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[1] <= data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[2] <= data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[3] <= data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[4] <= data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[5] <= data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[6] <= data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data[7] <= data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rst => rom1[0][6].CLK
rst => rom1[0][5].CLK
rst => rom1[0][4].CLK
rst => rom1[0][3].CLK
rst => rom1[0][2].CLK
rst => rom1[0][1].CLK
rst => rom1[0][0].CLK
rst => rom1[1][7].CLK
rst => rom1[1][6].CLK
rst => rom1[1][5].CLK
rst => rom1[1][4].CLK
rst => rom1[1][3].CLK
rst => rom1[1][2].CLK
rst => rom1[1][1].CLK
rst => rom1[1][0].CLK
rst => rom1[2][7].CLK
rst => rom1[2][6].CLK
rst => rom1[2][5].CLK
rst => rom1[2][4].CLK
rst => rom1[2][3].CLK
rst => rom1[2][2].CLK
rst => rom1[2][1].CLK
rst => rom1[2][0].CLK
rst => rom1[3][7].CLK
rst => rom1[3][6].CLK
rst => rom1[3][5].CLK
rst => rom1[3][4].CLK
rst => rom1[3][3].CLK
rst => rom1[3][2].CLK
rst => rom1[3][1].CLK
rst => rom1[3][0].CLK
rst => rom1[4][7].CLK
rst => rom1[4][6].CLK
rst => rom1[4][5].CLK
rst => rom1[4][4].CLK
rst => rom1[4][3].CLK
rst => rom1[4][2].CLK
rst => rom1[4][1].CLK
rst => rom1[4][0].CLK
rst => rom1[5][7].CLK
rst => rom1[5][6].CLK
rst => rom1[5][5].CLK
rst => rom1[5][4].CLK
rst => rom1[5][3].CLK
rst => rom1[5][2].CLK
rst => rom1[5][1].CLK
rst => rom1[5][0].CLK
rst => rom1[6][7].CLK
rst => rom1[6][6].CLK
rst => rom1[6][5].CLK
rst => rom1[6][4].CLK
rst => rom1[6][3].CLK
rst => rom1[6][2].CLK
rst => rom1[6][1].CLK
rst => rom1[6][0].CLK
rst => rom1[7][7].CLK
rst => rom1[7][6].CLK
rst => rom1[7][5].CLK
rst => rom1[7][4].CLK
rst => rom1[7][3].CLK
rst => rom1[7][2].CLK
rst => rom1[7][1].CLK
rst => rom1[7][0].CLK
rst => rom1[8][7].CLK
rst => rom1[8][6].CLK
rst => rom1[8][5].CLK
rst => rom1[8][4].CLK
rst => rom1[8][3].CLK
rst => rom1[8][2].CLK
rst => rom1[8][1].CLK
rst => rom1[8][0].CLK
rst => rom1[9][7].CLK
rst => rom1[9][6].CLK
rst => rom1[9][5].CLK
rst => rom1[9][4].CLK
rst => rom1[9][3].CLK
rst => rom1[9][2].CLK
rst => rom1[9][1].CLK
rst => rom1[9][0].CLK
rst => rom1[10][7].CLK
rst => rom1[10][6].CLK
rst => rom1[10][5].CLK
rst => rom1[10][4].CLK
rst => rom1[10][3].CLK
rst => rom1[10][2].CLK
rst => rom1[10][1].CLK
rst => rom1[10][0].CLK
rst => rom1[11][7].CLK
rst => rom1[11][6].CLK
rst => rom1[11][5].CLK
rst => rom1[11][4].CLK
rst => rom1[11][3].CLK
rst => rom1[11][2].CLK
rst => rom1[11][1].CLK
rst => rom1[11][0].CLK
rst => rom1[12][7].CLK
rst => rom1[12][6].CLK
rst => rom1[12][5].CLK
rst => rom1[12][4].CLK
rst => rom1[12][3].CLK
rst => rom1[12][2].CLK
rst => rom1[12][1].CLK
rst => rom1[12][0].CLK
rst => rom1[13][7].CLK
rst => rom1[13][6].CLK
rst => rom1[13][5].CLK
rst => rom1[13][4].CLK
rst => rom1[13][3].CLK
rst => rom1[13][2].CLK
rst => rom1[13][1].CLK
rst => rom1[13][0].CLK
rst => rom1[14][7].CLK
rst => rom1[14][6].CLK
rst => rom1[14][5].CLK
rst => rom1[14][4].CLK
rst => rom1[14][3].CLK
rst => rom1[14][2].CLK
rst => rom1[14][1].CLK
rst => rom1[14][0].CLK
rst => rom1[15][7].CLK
rst => rom1[15][6].CLK
rst => rom1[15][5].CLK
rst => rom1[15][4].CLK
rst => rom1[15][3].CLK
rst => rom1[15][2].CLK
rst => rom1[15][1].CLK
rst => rom1[15][0].CLK
rst => rom1[16][7].CLK
rst => rom1[16][6].CLK
rst => rom1[16][5].CLK
rst => rom1[16][4].CLK
rst => rom1[16][3].CLK
rst => rom1[16][2].CLK
rst => rom1[16][1].CLK
rst => rom1[16][0].CLK
rst => rom1[17][7].CLK
rst => rom1[17][6].CLK
rst => rom1[17][5].CLK
rst => rom1[17][4].CLK
rst => rom1[17][3].CLK
rst => rom1[17][2].CLK
rst => rom1[17][1].CLK
rst => rom1[17][0].CLK
rst => rom1[18][7].CLK
rst => rom1[18][6].CLK
rst => rom1[18][5].CLK
rst => rom1[18][4].CLK
rst => rom1[18][3].CLK
rst => rom1[18][2].CLK
rst => rom1[18][1].CLK
rst => rom1[18][0].CLK
rst => rom1[19][7].CLK
rst => rom1[19][6].CLK
rst => rom1[19][5].CLK
rst => rom1[19][4].CLK
rst => rom1[19][3].CLK
rst => rom1[19][2].CLK
rst => rom1[19][1].CLK
rst => rom1[19][0].CLK
rst => rom1[20][7].CLK
rst => rom1[20][6].CLK
rst => rom1[20][5].CLK
rst => rom1[20][4].CLK
rst => rom1[20][3].CLK
rst => rom1[20][2].CLK
rst => rom1[20][1].CLK
rst => rom1[20][0].CLK
rst => rom1[21][7].CLK
rst => rom1[21][6].CLK
rst => rom1[21][5].CLK
rst => rom1[21][4].CLK
rst => rom1[21][3].CLK
rst => rom1[21][2].CLK
rst => rom1[21][1].CLK
rst => rom1[21][0].CLK
rst => rom1[22][7].CLK
rst => rom1[22][6].CLK
rst => rom1[22][5].CLK
rst => rom1[22][4].CLK
rst => rom1[22][3].CLK
rst => rom1[22][2].CLK
rst => rom1[22][1].CLK
rst => rom1[22][0].CLK
rst => rom1[23][7].CLK
rst => rom1[23][6].CLK
rst => rom1[23][5].CLK
rst => rom1[23][4].CLK
rst => rom1[23][3].CLK
rst => rom1[23][2].CLK
rst => rom1[23][1].CLK
rst => rom1[23][0].CLK
rst => rom1[24][7].CLK
rst => rom1[24][6].CLK
rst => rom1[24][5].CLK
rst => rom1[24][4].CLK
rst => rom1[24][3].CLK
rst => rom1[24][2].CLK
rst => rom1[24][1].CLK
rst => rom1[24][0].CLK
rst => rom1[25][7].CLK
rst => rom1[25][6].CLK
rst => rom1[25][5].CLK
rst => rom1[25][4].CLK
rst => rom1[25][3].CLK
rst => rom1[25][2].CLK
rst => rom1[25][1].CLK
rst => rom1[25][0].CLK
rst => rom1[26][7].CLK
rst => rom1[26][6].CLK
rst => rom1[26][5].CLK
rst => rom1[26][4].CLK
rst => rom1[26][3].CLK
rst => rom1[26][2].CLK
rst => rom1[26][1].CLK
rst => rom1[26][0].CLK
rst => rom1[27][7].CLK
rst => rom1[27][6].CLK
rst => rom1[27][5].CLK
rst => rom1[27][4].CLK
rst => rom1[27][3].CLK
rst => rom1[27][2].CLK
rst => rom1[27][1].CLK
rst => rom1[27][0].CLK
rst => rom1[28][7].CLK
rst => rom1[28][6].CLK
rst => rom1[28][5].CLK
rst => rom1[28][4].CLK
rst => rom1[28][3].CLK
rst => rom1[28][2].CLK
rst => rom1[28][1].CLK
rst => rom1[28][0].CLK
rst => rom1[29][7].CLK
rst => rom1[29][6].CLK
rst => rom1[29][5].CLK
rst => rom1[29][4].CLK
rst => rom1[29][3].CLK
rst => rom1[29][2].CLK
rst => rom1[29][1].CLK
rst => rom1[29][0].CLK
rst => rom1[30][7].CLK
rst => rom1[30][6].CLK
rst => rom1[30][5].CLK
rst => rom1[30][4].CLK
rst => rom1[30][3].CLK
rst => rom1[30][2].CLK
rst => rom1[30][1].CLK
rst => rom1[30][0].CLK
rst => rom1[31][7].CLK
rst => rom1[31][6].CLK
rst => rom1[31][5].CLK
rst => rom1[31][4].CLK
rst => rom1[31][3].CLK
rst => rom1[31][2].CLK
rst => rom1[31][1].CLK
rst => rom1[31][0].CLK
rst => rom2[0][7].CLK
rst => rom2[0][6].CLK
rst => rom2[0][5].CLK
rst => rom2[0][4].CLK
rst => rom2[0][3].CLK
rst => rom2[0][2].CLK
rst => rom2[0][1].CLK
rst => rom2[0][0].CLK
rst => rom2[1][7].CLK
rst => rom2[1][6].CLK
rst => rom2[1][5].CLK
rst => rom2[1][4].CLK
rst => rom2[1][3].CLK
rst => rom2[1][2].CLK
rst => rom2[1][1].CLK
rst => rom2[1][0].CLK
rst => rom2[2][7].CLK
rst => rom2[2][6].CLK
rst => rom2[2][5].CLK
rst => rom2[2][4].CLK
rst => rom2[2][3].CLK
rst => rom2[2][2].CLK
rst => rom2[2][1].CLK
rst => rom2[2][0].CLK
rst => rom2[3][7].CLK
rst => rom2[3][6].CLK
rst => rom2[3][5].CLK
rst => rom2[3][4].CLK
rst => rom2[3][3].CLK
rst => rom2[3][2].CLK
rst => rom2[3][1].CLK
rst => rom2[3][0].CLK
rst => rom2[4][7].CLK
rst => rom2[4][6].CLK
rst => rom2[4][5].CLK
rst => rom2[4][4].CLK
rst => rom2[4][3].CLK
rst => rom2[4][2].CLK
rst => rom2[4][1].CLK
rst => rom2[4][0].CLK
rst => rom2[5][7].CLK
rst => rom2[5][6].CLK
rst => rom2[5][5].CLK
rst => rom2[5][4].CLK
rst => rom2[5][3].CLK
rst => rom2[5][2].CLK
rst => rom2[5][1].CLK
rst => rom2[5][0].CLK
rst => rom2[6][7].CLK
rst => rom2[6][6].CLK
rst => rom2[6][5].CLK
rst => rom2[6][4].CLK
rst => rom2[6][3].CLK
rst => rom2[6][2].CLK
rst => rom2[6][1].CLK
rst => rom2[6][0].CLK
rst => rom2[7][7].CLK
rst => rom2[7][6].CLK
rst => rom2[7][5].CLK
rst => rom2[7][4].CLK
rst => rom2[7][3].CLK
rst => rom2[7][2].CLK
rst => rom2[7][1].CLK
rst => rom2[7][0].CLK
rst => rom2[8][7].CLK
rst => rom2[8][6].CLK
rst => rom2[8][5].CLK
rst => rom2[8][4].CLK
rst => rom2[8][3].CLK
rst => rom2[8][2].CLK
rst => rom2[8][1].CLK
rst => rom2[8][0].CLK
rst => rom2[9][7].CLK
rst => rom2[9][6].CLK
rst => rom2[9][5].CLK
rst => rom2[9][4].CLK
rst => rom2[9][3].CLK
rst => rom2[9][2].CLK
rst => rom2[9][1].CLK
rst => rom2[9][0].CLK
rst => rom2[10][7].CLK
rst => rom2[10][6].CLK
rst => rom2[10][5].CLK
rst => rom2[10][4].CLK
rst => rom2[10][3].CLK
rst => rom2[10][2].CLK
rst => rom2[10][1].CLK
rst => rom2[10][0].CLK
rst => rom2[11][7].CLK
rst => rom2[11][6].CLK
rst => rom2[11][5].CLK
rst => rom2[11][4].CLK
rst => rom2[11][3].CLK
rst => rom2[11][2].CLK
rst => rom2[11][1].CLK
rst => rom2[11][0].CLK
rst => rom2[12][7].CLK
rst => rom2[12][6].CLK
rst => rom2[12][5].CLK
rst => rom2[12][4].CLK
rst => rom2[12][3].CLK
rst => rom2[12][2].CLK
rst => rom2[12][1].CLK
rst => rom2[12][0].CLK
rst => rom2[13][7].CLK
rst => rom2[13][6].CLK
rst => rom2[13][5].CLK
rst => rom2[13][4].CLK
rst => rom2[13][3].CLK
rst => rom2[13][2].CLK
rst => rom2[13][1].CLK
rst => rom2[13][0].CLK
rst => rom2[14][7].CLK
rst => rom2[14][6].CLK
rst => rom2[14][5].CLK
rst => rom2[14][4].CLK
rst => rom2[14][3].CLK
rst => rom2[14][2].CLK
rst => rom2[14][1].CLK
rst => rom2[14][0].CLK
rst => rom2[15][7].CLK
rst => rom2[15][6].CLK
rst => rom2[15][5].CLK
rst => rom2[15][4].CLK
rst => rom2[15][3].CLK
rst => rom2[15][2].CLK
rst => rom2[15][1].CLK
rst => rom2[15][0].CLK
rst => rom2[16][7].CLK
rst => rom2[16][6].CLK
rst => rom2[16][5].CLK
rst => rom2[16][4].CLK
rst => rom2[16][3].CLK
rst => rom2[16][2].CLK
rst => rom2[16][1].CLK
rst => rom2[16][0].CLK
rst => rom2[17][7].CLK
rst => rom2[17][6].CLK
rst => rom2[17][5].CLK
rst => rom2[17][4].CLK
rst => rom2[17][3].CLK
rst => rom2[17][2].CLK
rst => rom2[17][1].CLK
rst => rom2[17][0].CLK
rst => rom2[18][7].CLK
rst => rom2[18][6].CLK
rst => rom2[18][5].CLK
rst => rom2[18][4].CLK
rst => rom2[18][3].CLK
rst => rom2[18][2].CLK
rst => rom2[18][1].CLK
rst => rom2[18][0].CLK
rst => rom2[19][7].CLK
rst => rom2[19][6].CLK
rst => rom2[19][5].CLK
rst => rom2[19][4].CLK
rst => rom2[19][3].CLK
rst => rom2[19][2].CLK
rst => rom2[19][1].CLK
rst => rom2[19][0].CLK
rst => rom2[20][7].CLK
rst => rom2[20][6].CLK
rst => rom2[20][5].CLK
rst => rom2[20][4].CLK
rst => rom2[20][3].CLK
rst => rom2[20][2].CLK
rst => rom2[20][1].CLK
rst => rom2[20][0].CLK
rst => rom2[21][7].CLK
rst => rom2[21][6].CLK
rst => rom2[21][5].CLK
rst => rom2[21][4].CLK
rst => rom2[21][3].CLK
rst => rom2[21][2].CLK
rst => rom2[21][1].CLK
rst => rom2[21][0].CLK
rst => rom2[22][7].CLK
rst => rom2[22][6].CLK
rst => rom2[22][5].CLK
rst => rom2[22][4].CLK
rst => rom2[22][3].CLK
rst => rom2[22][2].CLK
rst => rom2[22][1].CLK
rst => rom2[22][0].CLK
rst => rom2[23][7].CLK
rst => rom2[23][6].CLK
rst => rom2[23][5].CLK
rst => rom2[23][4].CLK
rst => rom2[23][3].CLK
rst => rom2[23][2].CLK
rst => rom2[23][1].CLK
rst => rom2[23][0].CLK
rst => rom2[24][7].CLK
rst => rom2[24][6].CLK
rst => rom2[24][5].CLK
rst => rom2[24][4].CLK
rst => rom2[24][3].CLK
rst => rom2[24][2].CLK
rst => rom2[24][1].CLK
rst => rom2[24][0].CLK
rst => rom2[25][7].CLK
rst => rom2[25][6].CLK
rst => rom2[25][5].CLK
rst => rom2[25][4].CLK
rst => rom2[25][3].CLK
rst => rom2[25][2].CLK
rst => rom2[25][1].CLK
rst => rom2[25][0].CLK
rst => rom2[26][7].CLK
rst => rom2[26][6].CLK
rst => rom2[26][5].CLK
rst => rom2[26][4].CLK
rst => rom2[26][3].CLK
rst => rom2[26][2].CLK
rst => rom2[26][1].CLK
rst => rom2[26][0].CLK
rst => rom2[27][7].CLK
rst => rom2[27][6].CLK
rst => rom2[27][5].CLK
rst => rom2[27][4].CLK
rst => rom2[27][3].CLK
rst => rom2[27][2].CLK
rst => rom2[27][1].CLK
rst => rom2[27][0].CLK
rst => rom2[28][7].CLK
rst => rom2[28][6].CLK
rst => rom2[28][5].CLK
rst => rom2[28][4].CLK
rst => rom2[28][3].CLK
rst => rom2[28][2].CLK
rst => rom2[28][1].CLK
rst => rom2[28][0].CLK
rst => rom2[29][7].CLK
rst => rom2[29][6].CLK
rst => rom2[29][5].CLK
rst => rom2[29][4].CLK
rst => rom2[29][3].CLK
rst => rom2[29][2].CLK
rst => rom2[29][1].CLK
rst => rom2[29][0].CLK
rst => rom2[30][7].CLK
rst => rom2[30][6].CLK
rst => rom2[30][5].CLK
rst => rom2[30][4].CLK
rst => rom2[30][3].CLK
rst => rom2[30][2].CLK
rst => rom2[30][1].CLK
rst => rom2[30][0].CLK
rst => rom2[31][7].CLK
rst => rom2[31][6].CLK
rst => rom2[31][5].CLK
rst => rom2[31][4].CLK
rst => rom2[31][3].CLK
rst => rom2[31][2].CLK
rst => rom2[31][1].CLK
rst => rom2[31][0].CLK
rst => xpage~24.OUTPUTSELECT
rst => xpage~23.OUTPUTSELECT
rst => xpage~22.OUTPUTSELECT
rst => xpage~21.OUTPUTSELECT
rst => xpage~20.OUTPUTSELECT
rst => xpage~19.OUTPUTSELECT
rst => xpage~18.OUTPUTSELECT
rst => xpage~17.OUTPUTSELECT
rst => test~8.OUTPUTSELECT
rst => test~7.OUTPUTSELECT
rst => test~6.OUTPUTSELECT
rst => state~63.OUTPUTSELECT
rst => state~62.OUTPUTSELECT
rst => state~61.OUTPUTSELECT
rst => state~60.OUTPUTSELECT
rst => state~59.OUTPUTSELECT
rst => state~58.OUTPUTSELECT
rst => state~57.OUTPUTSELECT
rst => state~56.OUTPUTSELECT
rst => state~55.OUTPUTSELECT
rst => state~54.OUTPUTSELECT
rst => state~53.OUTPUTSELECT
rst => state~52.OUTPUTSELECT
rst => state~51.OUTPUTSELECT
rst => state~50.OUTPUTSELECT
rst => state~49.OUTPUTSELECT
rst => state~48.OUTPUTSELECT
rst => state~47.OUTPUTSELECT
rst => state~46.OUTPUTSELECT
rst => state~45.OUTPUTSELECT
rst => data~25.OUTPUTSELECT
rst => data~24.OUTPUTSELECT
rst => data~23.OUTPUTSELECT
rst => data~22.OUTPUTSELECT
rst => data~21.OUTPUTSELECT
rst => data~20.OUTPUTSELECT
rst => data~19.OUTPUTSELECT
rst => data~18.OUTPUTSELECT
rst => rw~3.OUTPUTSELECT
rst => rs~2.OUTPUTSELECT
rst => cs2~0.OUTPUTSELECT
rst => cs1~0.OUTPUTSELECT
rst => rom1[0][7].CLK
rst => test[2]~reg0.ENA
rst => addr1[6].ENA
rst => addr1[5].ENA
rst => addr1[4].ENA
rst => addr1[3].ENA
rst => addr1[2].ENA
rst => addr1[1].ENA
rst => addr1[0].ENA
rst => addr[6].ENA
rst => addr[5].ENA
rst => addr[4].ENA
rst => addr[3].ENA
rst => addr[2].ENA
rst => addr[1].ENA
rst => addr[0].ENA
rs <= rs~reg0.DB_MAX_OUTPUT_PORT_TYPE
rw <= rw~reg0.DB_MAX_OUTPUT_PORT_TYPE
en <= en~reg0.DB_MAX_OUTPUT_PORT_TYPE
cs1 <= cs1~reg0.DB_MAX_OUTPUT_PORT_TYPE
cs2 <= cs2~reg0.DB_MAX_OUTPUT_PORT_TYPE
test[0] <= test[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
test[1] <= test[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
test[2] <= test[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
test[3] <= test[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE