⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 case_decode.tlg

📁 《设计与验证VerilogHDL》源码实例 和 Verilog规范
💻 TLG
字号:
Selecting top level module case_decode
@N:"C:\prj\Example-4-10\decode\case\case_decode.v":4:7:4:17|Synthesizing module case_decode

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -