📄 top_7279.tan.rpt
字号:
; N/A ; 53.92 MHz ( period = 18.546 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[5][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.479 ns ;
; N/A ; 53.92 MHz ( period = 18.546 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[5][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.479 ns ;
; N/A ; 53.92 MHz ( period = 18.546 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[5][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.479 ns ;
; N/A ; 53.92 MHz ( period = 18.546 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[5][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.479 ns ;
; N/A ; 53.95 MHz ( period = 18.536 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.465 ns ;
; N/A ; 53.95 MHz ( period = 18.536 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.465 ns ;
; N/A ; 53.95 MHz ( period = 18.536 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.465 ns ;
; N/A ; 53.95 MHz ( period = 18.536 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.465 ns ;
; N/A ; 54.17 MHz ( period = 18.462 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[5][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.437 ns ;
; N/A ; 54.17 MHz ( period = 18.462 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[5][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.437 ns ;
; N/A ; 54.23 MHz ( period = 18.440 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.417 ns ;
; N/A ; 54.24 MHz ( period = 18.436 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.424 ns ;
; N/A ; 54.24 MHz ( period = 18.436 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.424 ns ;
; N/A ; 54.24 MHz ( period = 18.436 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[2][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.424 ns ;
; N/A ; 54.33 MHz ( period = 18.406 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.409 ns ;
; N/A ; 54.33 MHz ( period = 18.406 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.409 ns ;
; N/A ; 54.34 MHz ( period = 18.404 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[6][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.408 ns ;
; N/A ; 54.47 MHz ( period = 18.358 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.376 ns ;
; N/A ; 54.47 MHz ( period = 18.358 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.376 ns ;
; N/A ; 54.47 MHz ( period = 18.358 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.376 ns ;
; N/A ; 54.47 MHz ( period = 18.358 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.376 ns ;
; N/A ; 54.47 MHz ( period = 18.358 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[0][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.376 ns ;
; N/A ; 54.75 MHz ( period = 18.266 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[4][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.330 ns ;
; N/A ; 54.75 MHz ( period = 18.266 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[4][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.330 ns ;
; N/A ; 54.75 MHz ( period = 18.266 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[4][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.330 ns ;
; N/A ; 54.75 MHz ( period = 18.266 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[4][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.330 ns ;
; N/A ; 54.75 MHz ( period = 18.266 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[4][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.330 ns ;
; N/A ; 54.85 MHz ( period = 18.232 ns ) ; U7279:inst|Display8:inst5|D_BUS[1] ; U7279:inst|FPGA_7279:inst3|data_7279[4][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.237 ns ;
; N/A ; 54.88 MHz ( period = 18.220 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[3][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.307 ns ;
; N/A ; 54.88 MHz ( period = 18.220 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[3][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.307 ns ;
; N/A ; 55.75 MHz ( period = 17.936 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[4][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.099 ns ;
; N/A ; 55.75 MHz ( period = 17.936 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[4][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.099 ns ;
; N/A ; 56.02 MHz ( period = 17.850 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[3][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.131 ns ;
; N/A ; 56.02 MHz ( period = 17.850 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[3][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.131 ns ;
; N/A ; 56.02 MHz ( period = 17.850 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[3][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.131 ns ;
; N/A ; 56.02 MHz ( period = 17.850 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[3][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.131 ns ;
; N/A ; 56.02 MHz ( period = 17.850 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[3][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.131 ns ;
; N/A ; 56.27 MHz ( period = 17.772 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[6][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.083 ns ;
; N/A ; 56.27 MHz ( period = 17.772 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[6][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.083 ns ;
; N/A ; 56.27 MHz ( period = 17.772 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[6][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.083 ns ;
; N/A ; 56.27 MHz ( period = 17.772 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[6][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.083 ns ;
; N/A ; 56.27 MHz ( period = 17.772 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[6][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.083 ns ;
; N/A ; 56.27 MHz ( period = 17.772 ns ) ; U7279:inst|Display8:inst5|A_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[6][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.083 ns ;
; N/A ; 56.37 MHz ( period = 17.740 ns ) ; U7279:inst|Display8:inst5|D_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[7][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.057 ns ;
; N/A ; 56.37 MHz ( period = 17.740 ns ) ; U7279:inst|Display8:inst5|D_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[3][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 4.057 ns ;
; N/A ; 57.03 MHz ( period = 17.536 ns ) ; U7279:inst|Display8:inst5|D_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[1][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.964 ns ;
; N/A ; 57.41 MHz ( period = 17.420 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.907 ns ;
; N/A ; 57.41 MHz ( period = 17.420 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][0] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.907 ns ;
; N/A ; 57.41 MHz ( period = 17.420 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.907 ns ;
; N/A ; 57.41 MHz ( period = 17.420 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.907 ns ;
; N/A ; 57.41 MHz ( period = 17.420 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.907 ns ;
; N/A ; 57.41 MHz ( period = 17.420 ns ) ; U7279:inst|Display8:inst5|WR_N ; U7279:inst|FPGA_7279:inst3|data_7279[7][5] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.907 ns ;
; N/A ; 57.53 MHz ( period = 17.382 ns ) ; U7279:inst|Display8:inst5|D_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[7][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.878 ns ;
; N/A ; 57.53 MHz ( period = 17.382 ns ) ; U7279:inst|Display8:inst5|D_BUS[2] ; U7279:inst|FPGA_7279:inst3|data_7279[3][3] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.878 ns ;
; N/A ; 57.59 MHz ( period = 17.364 ns ) ; U7279:inst|Display8:inst5|A_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[3][1] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.888 ns ;
; N/A ; 57.59 MHz ( period = 17.364 ns ) ; U7279:inst|Display8:inst5|A_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[3][2] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.888 ns ;
; N/A ; 57.59 MHz ( period = 17.364 ns ) ; U7279:inst|Display8:inst5|A_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[3][6] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.888 ns ;
; N/A ; 57.59 MHz ( period = 17.364 ns ) ; U7279:inst|Display8:inst5|A_BUS[0] ; U7279:inst|FPGA_7279:inst3|data_7279[3][4] ; SYS_CLK ; SYS_CLK ; None ; None ; 3.888 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -