top_7279.sim.rpt

AD0820小程序

; |top_7279|FPGA_7279:inst|Select~1545           ; |top_7279|FPGA_7279:inst|Select~1545           ; combout          ;
; |top_7279|FPGA_7279:inst|LessThan~111          ; |top_7279|FPGA_7279:inst|LessThan~111          ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1546           ; |top_7279|FPGA_7279:inst|Select~1546           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1546           ; |top_7279|FPGA_7279:inst|state.shift_cmd_low   ; regout           ;
; |top_7279|FPGA_7279:inst|Select~1547           ; |top_7279|FPGA_7279:inst|Select~1547           ; combout          ;
; |top_7279|FPGA_7279:inst|cmd_tmp[2]            ; |top_7279|FPGA_7279:inst|cmd_tmp[2]            ; regout           ;
; |top_7279|FPGA_7279:inst|cmd_tmp[0]            ; |top_7279|FPGA_7279:inst|cmd_tmp[0]            ; regout           ;
; |top_7279|FPGA_7279:inst|cmd_tmp[1]            ; |top_7279|FPGA_7279:inst|cmd_tmp[1]            ; regout           ;
; |top_7279|FPGA_7279:inst|Equal~370             ; |top_7279|FPGA_7279:inst|Equal~370             ; combout          ;
; |top_7279|FPGA_7279:inst|Equal~370             ; |top_7279|FPGA_7279:inst|cmd_tmp[7]            ; regout           ;
; |top_7279|FPGA_7279:inst|Decoder~211           ; |top_7279|FPGA_7279:inst|Decoder~211           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~211           ; |top_7279|FPGA_7279:inst|state.shift_key_high  ; regout           ;
; |top_7279|FPGA_7279:inst|Decoder~212           ; |top_7279|FPGA_7279:inst|Decoder~212           ; combout          ;
; |top_7279|FPGA_7279:inst|sdata_cnt[2]~426      ; |top_7279|FPGA_7279:inst|sdata_cnt[2]~426      ; combout          ;
; |top_7279|FPGA_7279:inst|sdata_cnt[2]~426      ; |top_7279|FPGA_7279:inst|state.shift_key_high1 ; regout           ;
; |top_7279|FPGA_7279:inst|sdata_cnt[2]~427      ; |top_7279|FPGA_7279:inst|sdata_cnt[2]~427      ; combout          ;
; |top_7279|FPGA_7279:inst|LessThan~112          ; |top_7279|FPGA_7279:inst|LessThan~112          ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~213           ; |top_7279|FPGA_7279:inst|Decoder~213           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~214           ; |top_7279|FPGA_7279:inst|Decoder~214           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~215           ; |top_7279|FPGA_7279:inst|Decoder~215           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~216           ; |top_7279|FPGA_7279:inst|Decoder~216           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~217           ; |top_7279|FPGA_7279:inst|Decoder~217           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~218           ; |top_7279|FPGA_7279:inst|Decoder~218           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~219           ; |top_7279|FPGA_7279:inst|Decoder~219           ; combout          ;
; |top_7279|FPGA_7279:inst|DAT7279~reg0          ; |top_7279|FPGA_7279:inst|DAT7279~reg0          ; regout           ;
; |top_7279|FPGA_7279:inst|process0~1            ; |top_7279|FPGA_7279:inst|process0~1            ; regout           ;
; |top_7279|Test_Controller:inst4|state_ky.start ; |top_7279|Test_Controller:inst4|state_ky.start ; regout           ;
; |top_7279|div:inst3|fre_N[1]                   ; |top_7279|div:inst3|fre_N[1]                   ; regout           ;
; |top_7279|div:inst3|fre_N[0]                   ; |top_7279|div:inst3|fre_N[0]                   ; regout           ;
; |top_7279|div:inst3|fre_N[3]                   ; |top_7279|div:inst3|fre_N[3]                   ; regout           ;
; |top_7279|div:inst3|LessThan~53                ; |top_7279|div:inst3|LessThan~53                ; combout          ;
; |top_7279|FPGA_7279:inst|scmd_cnt[2]~333       ; |top_7279|FPGA_7279:inst|scmd_cnt[2]~333       ; combout          ;
; |top_7279|FPGA_7279:inst|data_start            ; |top_7279|FPGA_7279:inst|data_start            ; regout           ;
; |top_7279|FPGA_7279:inst|data_start_tmp~0      ; |top_7279|FPGA_7279:inst|data_start_tmp~0      ; combout          ;
; |top_7279|FPGA_7279:inst|delay_cnt[0]          ; |top_7279|FPGA_7279:inst|delay_cnt[0]          ; regout           ;
; |top_7279|FPGA_7279:inst|reduce_or~52          ; |top_7279|FPGA_7279:inst|reduce_or~52          ; combout          ;
; |top_7279|FPGA_7279:inst|reduce_or~52          ; |top_7279|FPGA_7279:inst|state.shift_cmd_high  ; regout           ;
; |top_7279|FPGA_7279:inst|delay_cnt[1]~779      ; |top_7279|FPGA_7279:inst|delay_cnt[1]~779      ; combout          ;
; |top_7279|FPGA_7279:inst|delay_cnt[1]~780      ; |top_7279|FPGA_7279:inst|delay_cnt[1]~780      ; combout          ;
; |top_7279|FPGA_7279:inst|delay_cnt[1]~781      ; |top_7279|FPGA_7279:inst|delay_cnt[1]~781      ; combout          ;
; |top_7279|FPGA_7279:inst|reduce_or~53          ; |top_7279|FPGA_7279:inst|reduce_or~53          ; combout          ;
; |top_7279|FPGA_7279:inst|seg_cnt[2]            ; |top_7279|FPGA_7279:inst|seg_cnt[2]            ; regout           ;
; |top_7279|FPGA_7279:inst|cmd_tmp[7]~230        ; |top_7279|FPGA_7279:inst|cmd_tmp[7]~230        ; combout          ;
; |top_7279|FPGA_7279:inst|seg_cnt[0]            ; |top_7279|FPGA_7279:inst|seg_cnt[0]            ; regout           ;
; |top_7279|FPGA_7279:inst|seg_cnt[1]            ; |top_7279|FPGA_7279:inst|seg_cnt[1]            ; regout           ;
; |top_7279|FPGA_7279:inst|data_tmp1[4]          ; |top_7279|FPGA_7279:inst|data_tmp1[4]          ; regout           ;
; |top_7279|FPGA_7279:inst|Select~1556           ; |top_7279|FPGA_7279:inst|Select~1556           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1557           ; |top_7279|FPGA_7279:inst|Select~1557           ; combout          ;
; |top_7279|FPGA_7279:inst|data_tmp1[0]          ; |top_7279|FPGA_7279:inst|data_tmp1[0]          ; regout           ;
; |top_7279|FPGA_7279:inst|Mux~350               ; |top_7279|FPGA_7279:inst|Mux~350               ; combout          ;
; |top_7279|FPGA_7279:inst|data_tmp1[3]          ; |top_7279|FPGA_7279:inst|data_tmp1[3]          ; regout           ;
; |top_7279|FPGA_7279:inst|Mux~351               ; |top_7279|FPGA_7279:inst|Mux~351               ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1558           ; |top_7279|FPGA_7279:inst|Select~1558           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1559           ; |top_7279|FPGA_7279:inst|Select~1559           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1559           ; |top_7279|FPGA_7279:inst|cmd_tmp1[7]           ; regout           ;
; |top_7279|FPGA_7279:inst|Select~1560           ; |top_7279|FPGA_7279:inst|Select~1560           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1561           ; |top_7279|FPGA_7279:inst|Select~1561           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1561           ; |top_7279|FPGA_7279:inst|cmd_tmp1[1]           ; regout           ;
; |top_7279|FPGA_7279:inst|Select~1562           ; |top_7279|FPGA_7279:inst|Select~1562           ; combout          ;
; |top_7279|FPGA_7279:inst|Select~1564           ; |top_7279|FPGA_7279:inst|Select~1564           ; combout          ;
; |top_7279|FPGA_7279:inst|seg_cnt[2]~3          ; |top_7279|FPGA_7279:inst|seg_cnt[2]~3          ; combout          ;
; |top_7279|FPGA_7279:inst|data_tmp[4]           ; |top_7279|FPGA_7279:inst|data_tmp[4]           ; regout           ;
; |top_7279|FPGA_7279:inst|data_tmp[6]           ; |top_7279|FPGA_7279:inst|data_tmp[6]           ; regout           ;
; |top_7279|FPGA_7279:inst|data_tmp[1]           ; |top_7279|FPGA_7279:inst|data_tmp[1]           ; regout           ;
; |top_7279|FPGA_7279:inst|data_tmp[0]           ; |top_7279|FPGA_7279:inst|data_tmp[0]           ; regout           ;
; |top_7279|FPGA_7279:inst|data_tmp[3]           ; |top_7279|FPGA_7279:inst|data_tmp[3]           ; regout           ;
; |top_7279|FPGA_7279:inst|Mux~352               ; |top_7279|FPGA_7279:inst|Mux~352               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~353               ; |top_7279|FPGA_7279:inst|Mux~353               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~354               ; |top_7279|FPGA_7279:inst|Mux~354               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~355               ; |top_7279|FPGA_7279:inst|Mux~355               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~357               ; |top_7279|FPGA_7279:inst|Mux~357               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~358               ; |top_7279|FPGA_7279:inst|Mux~358               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~359               ; |top_7279|FPGA_7279:inst|Mux~359               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~360               ; |top_7279|FPGA_7279:inst|Mux~360               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~362               ; |top_7279|FPGA_7279:inst|Mux~362               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~363               ; |top_7279|FPGA_7279:inst|Mux~363               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~364               ; |top_7279|FPGA_7279:inst|Mux~364               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~365               ; |top_7279|FPGA_7279:inst|Mux~365               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~367               ; |top_7279|FPGA_7279:inst|Mux~367               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~368               ; |top_7279|FPGA_7279:inst|Mux~368               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~369               ; |top_7279|FPGA_7279:inst|Mux~369               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~370               ; |top_7279|FPGA_7279:inst|Mux~370               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~372               ; |top_7279|FPGA_7279:inst|Mux~372               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~373               ; |top_7279|FPGA_7279:inst|Mux~373               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~374               ; |top_7279|FPGA_7279:inst|Mux~374               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~375               ; |top_7279|FPGA_7279:inst|Mux~375               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~377               ; |top_7279|FPGA_7279:inst|Mux~377               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~378               ; |top_7279|FPGA_7279:inst|Mux~378               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~379               ; |top_7279|FPGA_7279:inst|Mux~379               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~380               ; |top_7279|FPGA_7279:inst|Mux~380               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~382               ; |top_7279|FPGA_7279:inst|Mux~382               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~383               ; |top_7279|FPGA_7279:inst|Mux~383               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~384               ; |top_7279|FPGA_7279:inst|Mux~384               ; combout          ;
; |top_7279|FPGA_7279:inst|Mux~385               ; |top_7279|FPGA_7279:inst|Mux~385               ; combout          ;
; |top_7279|Test_Controller:inst4|D_BUS[2]       ; |top_7279|Test_Controller:inst4|D_BUS[2]       ; regout           ;
; |top_7279|FPGA_7279:inst|Decoder~220           ; |top_7279|FPGA_7279:inst|Decoder~220           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~221           ; |top_7279|FPGA_7279:inst|Decoder~221           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~221           ; |top_7279|Test_Controller:inst4|A_BUS[0]       ; regout           ;
; |top_7279|FPGA_7279:inst|Decoder~222           ; |top_7279|FPGA_7279:inst|Decoder~222           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~222           ; |top_7279|Test_Controller:inst4|A_BUS[1]       ; regout           ;
; |top_7279|FPGA_7279:inst|Decoder~223           ; |top_7279|FPGA_7279:inst|Decoder~223           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~223           ; |top_7279|Test_Controller:inst4|A_BUS[2]       ; regout           ;
; |top_7279|FPGA_7279:inst|Decoder~224           ; |top_7279|FPGA_7279:inst|Decoder~224           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~225           ; |top_7279|FPGA_7279:inst|Decoder~225           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~226           ; |top_7279|FPGA_7279:inst|Decoder~226           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~227           ; |top_7279|FPGA_7279:inst|Decoder~227           ; combout          ;
; |top_7279|FPGA_7279:inst|Decoder~228           ; |top_7279|FPGA_7279:inst|Decoder~228           ; combout          ;
; |top_7279|FPGA_7279:inst|decode_bus~833        ; |top_7279|FPGA_7279:inst|decode_bus~833        ; combout          ;
; |top_7279|FPGA_7279:inst|decode_bus~834        ; |top_7279|FPGA_7279:inst|decode_bus~834        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~152        ; |top_7279|Test_Controller:inst4|Mux~152        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~152        ; |top_7279|Test_Controller:inst4|seg1_cnt[2]    ; regout           ;
; |top_7279|Test_Controller:inst4|key_7279[0][0] ; |top_7279|Test_Controller:inst4|key_7279[0][0] ; regout           ;
; |top_7279|Test_Controller:inst4|Mux~154        ; |top_7279|Test_Controller:inst4|Mux~154        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~155        ; |top_7279|Test_Controller:inst4|Mux~155        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~157        ; |top_7279|Test_Controller:inst4|Mux~157        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~158        ; |top_7279|Test_Controller:inst4|Mux~158        ; combout          ;
; |top_7279|Test_Controller:inst4|key_7279[0][2] ; |top_7279|Test_Controller:inst4|key_7279[0][2] ; regout           ;
; |top_7279|Test_Controller:inst4|Mux~159        ; |top_7279|Test_Controller:inst4|Mux~159        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~160        ; |top_7279|Test_Controller:inst4|Mux~160        ; combout          ;
; |top_7279|Test_Controller:inst4|key_7279[1][3] ; |top_7279|Test_Controller:inst4|key_7279[1][3] ; regout           ;
; |top_7279|Test_Controller:inst4|Mux~162        ; |top_7279|Test_Controller:inst4|Mux~162        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~163        ; |top_7279|Test_Controller:inst4|Mux~163        ; combout          ;
; |top_7279|Test_Controller:inst4|key_7279[2][3] ; |top_7279|Test_Controller:inst4|key_7279[2][3] ; regout           ;
; |top_7279|Test_Controller:inst4|Mux~164        ; |top_7279|Test_Controller:inst4|Mux~164        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~165        ; |top_7279|Test_Controller:inst4|Mux~165        ; combout          ;
; |top_7279|Test_Controller:inst4|key_7279[1][1] ; |top_7279|Test_Controller:inst4|key_7279[1][1] ; regout           ;
; |top_7279|Test_Controller:inst4|Mux~167        ; |top_7279|Test_Controller:inst4|Mux~167        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~168        ; |top_7279|Test_Controller:inst4|Mux~168        ; combout          ;
; |top_7279|Test_Controller:inst4|key_7279[2][1] ; |top_7279|Test_Controller:inst4|key_7279[2][1] ; regout           ;
; |top_7279|Test_Controller:inst4|Mux~169        ; |top_7279|Test_Controller:inst4|Mux~169        ; combout          ;
; |top_7279|Test_Controller:inst4|Mux~170        ; |top_7279|Test_Controller:inst4|Mux~170        ; combout          ;
; |top_7279|Test_Controller:inst4|seg_cnt[0]     ; |top_7279|Test_Controller:inst4|seg_cnt[0]     ; regout           ;
; |top_7279|Test_Controller:inst4|seg_cnt[1]     ; |top_7279|Test_Controller:inst4|seg_cnt[1]     ; regout           ;
; |top_7279|Test_Controller:inst4|Equal~41       ; |top_7279|Test_Controller:inst4|Equal~41       ; combout          ;
; |top_7279|Test_Controller:inst4|Equal~41       ; |top_7279|Test_Controller:inst4|seg1_cnt[1]    ; regout           ;
; |top_7279|Test_Controller:inst4|seg_cnt[2]     ; |top_7279|Test_Controller:inst4|seg_cnt[2]     ; regout           ;
; |top_7279|Test_Controller:inst4|Equal~42       ; |top_7279|Test_Controller:inst4|Equal~42       ; combout          ;
; |top_7279|Test_Controller:inst4|Equal~42       ; |top_7279|Test_Controller:inst4|seg1_cnt[0]    ; regout           ;
; |top_7279|Test_Controller:inst4|A_BUS[2]~3     ; |top_7279|Test_Controller:inst4|A_BUS[2]~3     ; combout          ;
; |top_7279|Test_Controller:inst4|A_BUS[2]~282   ; |top_7279|Test_Controller:inst4|A_BUS[2]~282   ; combout          ;
; |top_7279|Test_Controller:inst4|A_BUS[2]~282   ; |top_7279|Test_Controller:inst4|state.start    ; regout           ;
; |top_7279|Test_Controller:inst4|state.d_hold   ; |top_7279|Test_Controller:inst4|state.d_hold   ; regout           ;
; |top_7279|Test_Controller:inst4|Select~347     ; |top_7279|Test_Controller:inst4|Select~347     ; combout          ;
; |top_7279|Test_Controller:inst4|Select~347     ; |top_7279|Test_Controller:inst4|state.d_setup  ; regout           ;
; |top_7279|FPGA_7279:inst|state1.idle           ; |top_7279|FPGA_7279:inst|state1.idle           ; regout           ;
; |top_7279|Test_Controller:inst4|Decoder~87     ; |top_7279|Test_Controller:inst4|Decoder~87     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~88     ; |top_7279|Test_Controller:inst4|Decoder~88     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~89     ; |top_7279|Test_Controller:inst4|Decoder~89     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~90     ; |top_7279|Test_Controller:inst4|Decoder~90     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~91     ; |top_7279|Test_Controller:inst4|Decoder~91     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~92     ; |top_7279|Test_Controller:inst4|Decoder~92     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~93     ; |top_7279|Test_Controller:inst4|Decoder~93     ; combout          ;
; |top_7279|Test_Controller:inst4|Decoder~94     ; |top_7279|Test_Controller:inst4|Decoder~94     ; combout          ;